0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB信號完整性:問題和設(shè)計注意事項

PCB設(shè)計 ? 2020-09-21 21:22 ? 次閱讀

信號完整性

涉及高速PCB布局指南的主要問題是信號完整性。長期以來,PCB單元的信號完整性損失一直是一個令人擔(dān)憂的問題,因此在制造,銷售或購買印刷電路板時,請務(wù)必牢記信號完整性PCB布局注意事項。

信號完整性問題和印刷電路板

頻率

在低頻下,您應(yīng)該不會遇到信號完整性方面的任何重大問題。但是,隨著信號速度的提高,您會獲得更高的頻率,這會影響系統(tǒng)的模擬和數(shù)字屬性。在較高的頻率下,您可能會遇到反射,地面反彈,串?dāng)_和振鈴,這會嚴(yán)重?fù)p害信號的完整性。

如果您期望更高的頻率,則需要在電路板設(shè)計中考慮傳輸線對I / O信號的影響。

速度

自然,速度和頻率之間的關(guān)系是您需要牢記的。較低的速度意味著較低的頻率和較少的信號傳輸問題,而較快的速度意味著較高的頻率以及隨之而來的問題。

長度

在傳輸和信號完整性方面要考慮的另一個問題是傳輸介質(zhì)的長度。傳輸介質(zhì)越長,發(fā)生某種信號丟失的機(jī)會就越大。

幸運(yùn)的是,可以通過質(zhì)量設(shè)計和在設(shè)計印刷電路板時牢記一些基本布局準(zhǔn)則來抵消這些以及大多數(shù)其他信號完整性問題。

主信號完整性PCB布局注意事項

已經(jīng)對設(shè)計傳輸線的最佳方法進(jìn)行了廣泛的研究,以使高速信號能夠以最大的效率傳播。為了減少信號完整性和其他傳輸問題的潛在問題,確保您的PCB供應(yīng)商為電路板提供強(qiáng)大的設(shè)計非常重要。

以下是由許多不同來源(例如德州儀器)發(fā)布的一些準(zhǔn)則,這些準(zhǔn)則處理諸如時鐘信號及其布線之類的高速信號,并使設(shè)計人員可以回顧重要的一致性。由于許多因素會影響傳輸線,因此會發(fā)生EMI問題。為了減少這些問題,良好的PCB設(shè)計很重要-并且通過一些簡單的設(shè)計規(guī)則,PCB設(shè)計人員可以將這些問題最小化。

在接近您的PCB時,設(shè)計人員應(yīng)首先詢問一些基本問題,包括:

l是否存在敏感信號,這些敏感信號是否需要帶狀線,或者微帶是否足夠?

l系統(tǒng)可以獲得多高的頻率和多快?

l接收器和源輸入和輸出的電氣規(guī)格是什么?

l有多少個不同的電源電壓,它們各自需要自己的電源板嗎?

l跡線的最小寬度,間距和高度是多少?層之間的最小距離是多少?

l至少兩個獨(dú)立的功能組之間是否存在互連?

l通孔要求是什么?盲孔或埋孔可能嗎?

印制電路板構(gòu)造注意事項

對于高速電路板,您需要確保具有埋有接地層和電源層的多層結(jié)構(gòu)。為了使設(shè)備接地和電源連接保持較短以減少傳輸長度和出錯的可能性,實心銅平面可能非常有用,并且接地平面為您的高速信號提供了低電感的返回路徑。

PCB信號完整性提示

在設(shè)計高效印刷電路板時,還應(yīng)牢記其他一些技巧:

l直角:避免走線中的直角,因為它們會增加該區(qū)域的電容,從而導(dǎo)致阻抗變化和反射。45度角更好,圓形彎曲是理想的。

l過孔:盡管過孔對于布線至關(guān)重要,但它們會增加電感和電容并導(dǎo)致反射。它們還會增加走線長度,因此請謹(jǐn)慎使用,并避免差分走線中的過孔。

l信號分離:保持高速信號和低速信號彼此分開。還要分離數(shù)字和模擬信號。將信號相互路由90度,以最大程度地減少串?dāng)_。

PCB層壓板的選擇

另一個重要的考慮因素是層壓板。盡管由于成本效益,FR4 PCB層壓板是常見的選擇,但它可能會在較高速度下影響數(shù)字信號的完整性。

對于更高的頻率,您可能需要考慮使用更快的層壓板,例如Rogers RO4350。這些層壓板在更高的頻率下具有更好的性能,使您更容易達(dá)到設(shè)計目標(biāo)。不利的一面是這種類型的層壓板的成本要高得多。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    394

    文章

    4648

    瀏覽量

    84533
  • PCB布線
    +關(guān)注

    關(guān)注

    19

    文章

    462

    瀏覽量

    41935
  • 線路板設(shè)計
    +關(guān)注

    關(guān)注

    0

    文章

    55

    瀏覽量

    8024
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3492

    瀏覽量

    4186
收藏 人收藏

    評論

    相關(guān)推薦

    高速PCB信號完整性、電源完整性和電磁兼容研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號完整性、電源完整性和電磁兼容研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:37 ?0次下載

    信號完整性設(shè)計落到實處

    ses信號完整性(SI)和電源完整性(PI)是PCB設(shè)計的關(guān)鍵,無論板速如何。仿真和指導(dǎo)原則雖有幫助,但難以覆蓋所有風(fēng)險點(diǎn)。于博士的課程將系統(tǒng)化信號
    的頭像 發(fā)表于 08-30 12:29 ?134次閱讀
    把<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設(shè)計落到實處

    信號完整性與電源完整性-電源完整性分析

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-電源完整性分析.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:31 ?13次下載

    信號完整性與電源完整性-信號的串?dāng)_

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-信號的串?dāng)_.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:27 ?0次下載

    什么是信號完整性

    在現(xiàn)代電子通信和數(shù)據(jù)處理系統(tǒng)中,信號完整性(Signal Integrity, SI)是一個至關(guān)重要的概念。它涉及信號在傳輸過程中的質(zhì)量保持,對于確保系統(tǒng)性能和穩(wěn)定性具有決定性的影響。本文將從
    的頭像 發(fā)表于 05-28 14:30 ?642次閱讀

    FPGA的高速接口應(yīng)用注意事項

    FPGA的高速接口應(yīng)用注意事項主要包括以下幾個方面: 信號完整性與電磁兼容(EMC) : 在設(shè)計FPGA高速接口時,必須充分考慮信號
    發(fā)表于 05-27 16:02

    高速PCB設(shè)計,信號完整性問題你一定要清楚!

    隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加,信號完整性(英語:Signalintegrity,Sl)已經(jīng)成為高速數(shù)字 PCB設(shè)計 必須關(guān)心的問題之一。元器件和
    的頭像 發(fā)表于 04-07 16:58 ?390次閱讀

    構(gòu)建系統(tǒng)思維:信號完整性,看這一篇就夠了!

    信號完整性(Signal Integrity,SI)在電子工程領(lǐng)域中具有極其重要的意義,也是現(xiàn)代電子設(shè)計的核心考量因素之一,尤其在高速PCB設(shè)計、集成電路設(shè)計、通信系統(tǒng)設(shè)計等領(lǐng)域,對保證系統(tǒng)性
    發(fā)表于 03-05 17:16

    pcb板線路腐蝕清洗注意事項

    pcb板線路腐蝕清洗注意事項
    的頭像 發(fā)表于 11-24 17:21 ?923次閱讀

    音頻接口電路的PCB設(shè)計注意事項

    音頻接口電路的PCB設(shè)計注意事項
    的頭像 發(fā)表于 11-23 17:42 ?843次閱讀
    音頻接口電路的<b class='flag-5'>PCB</b>設(shè)計<b class='flag-5'>注意事項</b>

    VGA OUT 的PCB設(shè)計注意事項

    VGA OUT 的PCB設(shè)計注意事項
    的頭像 發(fā)表于 11-23 09:04 ?643次閱讀

    PCB設(shè)計中的信號完整性問題

    信號傳輸并非嚴(yán)格針對網(wǎng)絡(luò)設(shè)計師,您的PCB設(shè)計可能會遇到相同類型的問題。由于您無需費(fèi)力地擺弄耳朵,因此防止電源完整性信號完整性問題對于您的
    的頭像 發(fā)表于 11-08 17:25 ?626次閱讀
    <b class='flag-5'>PCB</b>設(shè)計中的<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>問題

    通孔的阻抗控制對PCB信號完整性會觸發(fā)什么樣的影響?

    通孔的阻抗控制對PCB信號完整性會觸發(fā)什么樣的影響?
    的頭像 發(fā)表于 10-17 11:56 ?469次閱讀
    通孔的阻抗控制對<b class='flag-5'>PCB</b><b class='flag-5'>信號</b><b class='flag-5'>完整性</b>會觸發(fā)什么樣的影響?

    什么是信號完整性SI?信號完整性設(shè)計的難點(diǎn)

    信號完整性(Signal Integrity,SI)是指電路系統(tǒng)中信號的質(zhì)量,如果在要求的時間內(nèi),信號能不失真地從源端傳輸?shù)浇邮斩耍覀兙头Q該信號
    的頭像 發(fā)表于 09-28 11:27 ?1842次閱讀
    什么是<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>SI?<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設(shè)計的難點(diǎn)

    信號完整性設(shè)計測試入門

    信號完整性設(shè)計,在PCB設(shè)計過程中備受重視。目前信號完整性的測試方法較多,從大的方向有頻域測試、時域測試、其它測試3類方法。
    的頭像 發(fā)表于 09-21 15:43 ?1378次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設(shè)計測試入門