0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB stack設(shè)計之特征阻抗

PCB線路板打樣 ? 來源:看點快報 ? 作者:一牛網(wǎng) ? 2020-11-04 09:40 ? 次閱讀

在高速數(shù)字電路設(shè)計流程中,第一步需要做的就是根據(jù)系統(tǒng)的復(fù)雜程度,成本因素等相關(guān)方面決定印制電路板(PCB)的疊層結(jié)構(gòu)(Stack),而在PCB stack設(shè)計的過程中,特征阻抗也是一個重點關(guān)注的問題。

1 疊層結(jié)構(gòu)的選擇

電路板的疊層結(jié)構(gòu)分為2層,4層,6層,8層,10層等等。目前常用的用于主板設(shè)計的主要有4層與6層,至于8層。而對于更為復(fù)雜的系統(tǒng),像小面積的Add-in Card,大型通信設(shè)備中的某一模塊,像SDH,Multi-serve Router,這些設(shè)備常用12層甚至是更多層。本文主要的出發(fā)點就是以較為簡單的例子,介紹PCB疊層設(shè)計中的參數(shù)問題。

1.1 4層電路板

對于4層電路板,這是市場上最常用的一種疊層結(jié)構(gòu),它的結(jié)構(gòu)無外乎下面幾種方案,如圖1,具體取決于哪種方案最好,主要是看布線層面的選擇,參考平面的選擇以及EMC/EMI的考慮。這里把signal層放在內(nèi)層有利于屏蔽輻射,便于EMC的設(shè)計,但不利于系統(tǒng)的Debug。常用的方案是04A。

最常用的疊層結(jié)構(gòu)主要是06A,06G,06K。06A有四層布線層,便于布線。06G有兩個GND,這樣的話Top與Bottom層參考平面都是GND,是一種很好的選擇。對于06K,這樣做,主要是3個信號層布線有點緊張,讓第四層作為備用的信號層,最后不用的地方都鋪上銅箔,即確切的說,該種疊層結(jié)構(gòu)的layer4是signal/GND。對于其他的疊層結(jié)構(gòu),像10層,18層,這里不多介紹,下圖以便參考。

2 特征阻抗的計算

設(shè)計完疊層結(jié)構(gòu),具體的就要設(shè)計各個疊層的厚度了,這里主要的切入點就是特征阻抗,電源平面和地平面的目標阻抗了。

對特征阻抗的理解可以類似于軟水管,特征阻抗類似軟水管對水流的阻力,電流類似于水流,走線與參考平面的距離類似于軟水管與地平面的距離——可想象為體現(xiàn)在壓強方面。

2.1 影響特征阻抗因素

影響特征阻抗的因素很多,主要體現(xiàn)在下面幾個方面:

介電質(zhì)常數(shù),與阻抗值成反比 [Er值愈高 , Z0值愈低]

線路層與接地層間介電層厚度,與阻抗值成正比,參考基板及PP之壓合厚度,[介層愈厚 , Z0值愈高],介電層厚度類比于軟水管離地平面的高度,介電層厚度越大,表示離地平面越高,從而導致水流變緩,好比軟水管對水的阻力變大,從而特征阻抗變大。

線寬,與阻抗成反比 [線寬愈細 , Z0值愈高],線寬越細,表示軟水管截面積變小,對水流的阻力變大,從而水利變小,特征阻抗變大。

銅厚,與阻抗值成反比 [銅愈厚 , Z0值愈低],銅厚變小,表示軟水管截面積變小,對水流的阻力變大,從而水利變小,特征阻抗變大。

=》一般來說,內(nèi)層為基板銅厚,廠內(nèi)1OZ=1.2 mil~1.4mil,外層為基板銅箔厚度+鍍銅厚度

差動阻抗相鄰線路與線路之間的間距,與阻抗值成正比 [Spacing愈小 , Z0值愈低],這個很好理解,間距變小,表示耦合越好,從而軟水管對水流的阻力越小,特征阻抗變小。

線路層與線路層間介電層厚度,與阻抗值成反比。

防焊漆厚度,與阻抗值成反比[綠漆愈厚 , Z0值愈低],綠漆可以類比于堤壩對水流的保護作用,綠漆越厚,堤壩越厚,表示對水流的保護作用越好,水流都不會丟失,從而水流越大,對水流的阻礙越小,特征阻抗越低。

2.2 Microstrip單端阻抗模型

下圖是表示微帶線(Microstrip)的單端阻抗計算方法:

Surface Microstrip

2.3 Microstrip差分阻抗模型

下圖表示微帶線的差分阻抗計算方法:(帶狀線計算方法后面章節(jié)會介紹)

Edge-coupled Surface Microstrip

說明:

關(guān)于銅厚T :內(nèi)層,1 oz=1.2mil~1.4mil左右,需要向PCB版廠確認,一般取為1.4mil。外層,厚度應(yīng)該為基銅的厚度+鍍層厚度

關(guān)于線寬:內(nèi)層0.5oz上幅=下幅–0.5mil , 1oz / 經(jīng)電鍍上幅=下幅 – 0.8mil。外層,上幅=下幅 *(85-90%)

防焊層厚度:一般最小是0.4mil。單端阻抗:防焊前后約差7 ohms, 標示下限 +4mil 上限 +2mil。對于差動阻抗:防焊前后約差14 ohms, 標示下限 +10mil 上限 +4mil。

一般的PP型號與厚度是(僅供參考):型號---resin to glass ratio---厚度

對于Pre-Preg推薦使用2116,Core推薦使用7628,這是根據(jù)lql-008(個人編號)關(guān)于Stackup描述而來的,讀者可參閱該篇文檔關(guān)于PCB的細節(jié)。

2.4 Strip單端阻抗模型

這個模型可參閱圖12。

2.5 Strip 差分阻抗模型

這個模型可參閱圖13。

3.阻抗計算實例說明

傳輸線阻抗是從電報方程推導出來(具體可以查詢微波理論),當電壓電流在傳輸線傳播的時候,如果特性阻抗不一致所求出的電報方程的解不一致,就造成所謂的反射現(xiàn)象等等。在信號完整性領(lǐng)域里,比如反射,串擾,電源平面切割等問題都可以歸類為阻抗不連續(xù)問題,因此匹配的重要性在此展現(xiàn)出來。

由圖5可知,這是一個8層電路板的疊層結(jié)構(gòu),這就可以理解了,PP表示Prepreg。PP是種介質(zhì)材料,由玻璃纖維和環(huán)氧樹脂組成,core 其實也是PP類型介質(zhì),只不過他兩面都覆有銅箔,而PP則沒有。

那么每一層的銅箔厚度是怎么表示的呢?銅箔重量一般以O(shè)z來表示。重量的單位1Oz(盎司)=28.3 g(克)。在疊層里面是這么定義的,在一平方英尺的面積上鋪一盎司的銅的厚度為1Oz,它與Mil對應(yīng)的關(guān)系是:

為了更好說明特征阻抗計算方法,在此假設(shè)板厚為1.6mm,也就是64mil 左右, 單端阻抗要求55Ohm,差分阻抗要求100Ohm,我們假設(shè)以如下的疊層來走線。

采用Polar Si8000計算Top與Bottom層微帶線的單端阻抗為:

為了驗證覆綠漆與不覆綠漆的區(qū)別,參照下圖與圖7的區(qū)別,可以看出,在這里不覆綠漆時特征阻抗比覆綠漆時增加了大約3.5Ohm。

這也驗證了綠漆越厚,特征阻抗越小的說法(不覆蓋可以表示為厚度為0)。

這里在舉一個6層板的例子,更好的說明帶狀線特征阻抗計算的方法。在此假設(shè)板厚為1.5mm,也就是60mil 左右, 單端阻抗要求55Ohm,差分阻抗要求100Ohm,我們假設(shè)以如下的疊層來走線。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4315

    文章

    22939

    瀏覽量

    395586
  • 印制電路板
    +關(guān)注

    關(guān)注

    14

    文章

    952

    瀏覽量

    40657
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    4872

    瀏覽量

    97192
  • emc
    emc
    +關(guān)注

    關(guān)注

    169

    文章

    3851

    瀏覽量

    182720
  • 數(shù)字電路設(shè)計

    關(guān)注

    0

    文章

    20

    瀏覽量

    12651
收藏 人收藏

    評論

    相關(guān)推薦

    縮小阻抗差距,解決PCB傳輸線SI反射問題

    SI問題最常見的是反射,我們知道PCB傳輸線有特征阻抗屬性,當互連鏈路中不同部分的特征阻抗不匹配時,就會出現(xiàn)反射現(xiàn)象。SI反射問題在信號波形
    發(fā)表于 11-05 02:28 ?1757次閱讀
    縮小<b class='flag-5'>阻抗</b>差距,解決<b class='flag-5'>PCB</b>傳輸線<b class='flag-5'>之</b>SI反射問題

    PCB設(shè)計阻抗匹配設(shè)計方案

    為保證信號傳輸質(zhì)量、降低EMI干擾、通過相關(guān)的阻抗測試認證,需要對PCB關(guān)鍵信號進行阻抗匹配設(shè)計。本設(shè)計指南是綜合常用計算參數(shù)、電視機產(chǎn)品信號特點、PCB Layout實際需求、SI9
    的頭像 發(fā)表于 11-02 14:05 ?1.3w次閱讀

    PCB特征與PDN性能的關(guān)系

    認為是一個源,而PCB層可以看作是一根傳輸線。后端去耦電容就是負載?! 鬏斁€基本原理  當頻率低于傳輸線諧振頻率時,傳輸線特征阻抗可以用電感和電容項定義。電容可以在傳輸線遠端沒有端接時測量。電感可以在
    發(fā)表于 09-19 15:44

    PCB stack設(shè)計的特征阻抗

    在高速數(shù)字電路設(shè)計流程中,第一步需要做的就是根據(jù)系統(tǒng)的復(fù)雜程度,成本因素等相關(guān)方面決定印制電路板(PCB)的疊層結(jié)構(gòu)(Stack),而在PCB stack設(shè)計的過程中,
    發(fā)表于 05-23 07:13

    特征阻抗簡介

    傳輸線的特征阻抗,又稱為特性阻抗,是我們在進行高速電路設(shè)計的時候經(jīng)常會提到的一個概念。但是很多人對這個概念并不理解,有時還會錯誤的理解為直流阻抗。弄明白這個概念對我們更好的進行高速電路
    發(fā)表于 05-30 07:48

    pcb layout培訓基礎(chǔ)傳輸線的特性阻抗

    pcb layout培訓基礎(chǔ)傳輸線的特性阻抗,對于均與傳輸線,當信號在上面?zhèn)鬏敃r,在任何一處所受到的瞬態(tài)阻抗是相同的,稱之為傳輸線的特性阻抗
    發(fā)表于 11-21 13:55 ?5659次閱讀

    PCB高級設(shè)計阻抗及抑制

    PCB高級設(shè)計阻抗及抑制
    發(fā)表于 01-24 16:29 ?0次下載

    特征阻抗的計算方法

    特征阻抗的計算方法
    發(fā)表于 06-09 14:53 ?27次下載

    高速PCB中的阻抗匹配

    阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速
    發(fā)表于 08-28 16:33 ?26次下載
    高速<b class='flag-5'>PCB</b>中的<b class='flag-5'>阻抗</b>匹配

    PCB設(shè)計中的阻抗匹配的介紹特征阻抗及常見阻抗匹配的方式詳細概述

    阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速
    發(fā)表于 07-12 08:00 ?0次下載

    高速PCB特征阻抗怎樣來設(shè)計

    求解傳輸線微積分方程對你們來說都是輕輕松松的事情,這里同樣不介紹。方程的結(jié)果是我們可以得到PCB傳輸線的衰減常數(shù),特征阻抗,相移常數(shù)等。
    的頭像 發(fā)表于 08-17 16:30 ?2130次閱讀
    高速<b class='flag-5'>PCB</b>的<b class='flag-5'>特征</b><b class='flag-5'>阻抗</b>怎樣來設(shè)計

    特征阻抗的深度解析

    傳輸線的特征阻抗不是真實的電阻,微波技術(shù)課程會從波的角度描述特征阻抗,這次試圖從電路的角度來理解
    發(fā)表于 07-06 11:09 ?3963次閱讀
    <b class='flag-5'>特征</b><b class='flag-5'>阻抗</b>的深度解析

    PCB高速信號阻抗測試技巧分享

    利用TDR(Time Domain Reflectometry)時域反射計測試PCB板、線纜和連接器的特征阻抗是IPC(美國電子電路與電子互連行業(yè)協(xié)會)組織指定的特征
    的頭像 發(fā)表于 09-21 11:13 ?5425次閱讀

    電阻、阻抗特征阻抗的區(qū)別是什么?

    電阻、阻抗特征阻抗的區(qū)別是什么?? 電阻、阻抗特征阻抗都是電路理論中的重要概念,它們之間有區(qū)
    的頭像 發(fā)表于 09-20 16:23 ?3016次閱讀

    從理論到實踐pcb阻抗控制表的使用

    從理論到實踐pcb阻抗控制表的使用
    的頭像 發(fā)表于 09-26 10:34 ?648次閱讀