0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

數(shù)字電路系統(tǒng)減小信號間串?dāng)_的方法

電子設(shè)計 ? 來源:快點PCB ? 作者:快點PCB ? 2020-11-20 10:47 ? 次閱讀

隨著電子設(shè)計領(lǐng)域的高速發(fā)展,產(chǎn)品越來越小,速率越來越高,信號完整性越來越成為一個硬件工程師需要考慮的問題。串?dāng)_,阻抗匹配等詞匯也成為了硬件工程師的口頭禪。今天,我們就來學(xué)習(xí)關(guān)于串?dāng)_的一些知識。

什么是串?dāng)_

串?dāng)_(Crosstalk),顧名思義、是指不同信號互連鏈路之間的相互干擾。對于傳輸線而言,即能量從一條傳輸線耦合到另一條傳輸線上,當(dāng)不同傳輸線產(chǎn)生的電磁場發(fā)生相互作用時就會產(chǎn)生。

串?dāng)_中的信號耦合分為容性耦合和感性耦合,通常感性串?dāng)_占的比例大于容性串?dāng)_。

容性耦合會引發(fā)驅(qū)動電流浪涌,從而導(dǎo)致傳輸線上的反射。

感性耦合會產(chǎn)生地彈和電源噪聲。

數(shù)字電路系統(tǒng)中,串?dāng)_現(xiàn)象相當(dāng)普遍,串?dāng)_可以發(fā)生在芯片內(nèi)核、芯片的封裝、PCB板上、接插件上、以及連接線纜上,只要有臨近的銅互連鏈路,就存在信號間的電磁場相互作用,從而產(chǎn)生串?dāng)_現(xiàn)象。

串?dāng)_的危害

串?dāng)_可能是數(shù)據(jù)進(jìn)行高速傳輸中最重要的一個影響因素了。它是一個信號對另外一個信號耦合所產(chǎn)生的一種不受歡迎的能量值。根據(jù)麥克斯韋定律,只要有電流的存在,就會有磁場存在,磁場之間的干擾就是串?dāng)_的來源。這個感應(yīng)信號可能會導(dǎo)致數(shù)據(jù)傳輸?shù)膩G失和傳輸錯誤。 所以串?dāng)_對于綜合布線來說,無疑是個最厲害的天敵。

減小信號間串?dāng)_的方法

我們知道,信號間的串?dāng)_來源于電磁場的互相干擾作用,電場的場強是離信號源中心越遠(yuǎn)則越弱,所以控制信號間串?dāng)_最直接有效的方法就是:

方法一:增加傳輸線或互連鏈路之間的間隔距離,減小串?dāng)_

在信號串?dāng)_的控制上通常有“3W規(guī)則”、“ 5H規(guī)則”的說法,所謂“3W規(guī)則”是指傳輸線的間距需要大于3倍的傳輸線線寬W,所謂“5H規(guī)則”是指傳輸線的間距需要大于5倍的傳輸線與參考平面的距離H。在實際的PCB設(shè)計中,要均衡考慮布線空間與串?dāng)_控制,遵循的規(guī)則可以理解為上面“3W”、“ 5H”兩種規(guī)則的結(jié)合體。

“3H規(guī)則”,即傳輸線之間的間距不小于3倍的傳輸線與參考平面的距離H。

另外,信號在互連鏈路中的傳輸,是存在“回流路徑”的,電路信號傳輸必須要形成閉環(huán),它會尋找“環(huán)路電感”最小的路徑回流到源端;對于有著完整參考地平面的PCB板,信號傳輸線會沿著傳輸線垂直正下方的地平面對應(yīng)的投影路徑返回源端,這時有著完美參考平面與回流路徑的傳輸線的抗干擾能力是比較強的,因此:

方法二:讓傳輸線有完整的參考回流地平面,并且層疊設(shè)計上盡可能靠近地平面

結(jié)合信號的反射理論,串?dāng)_信號在到達(dá)源端或接收端時,如果互連鏈路匹配不好,就會再產(chǎn)生反射信號,從而造成在互連鏈路上的多重發(fā)射,這些串?dāng)_信號多重反射的結(jié)果同樣會疊加到受擾信號上,造成串?dāng)_噪聲的增加,因此:

方法三:傳輸線及互連鏈路的良好匹配設(shè)計也能減小串?dāng)_
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1383

    瀏覽量

    95169
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1579

    瀏覽量

    80180
  • 電磁場
    +關(guān)注

    關(guān)注

    0

    文章

    783

    瀏覽量

    47088
收藏 人收藏

    評論

    相關(guān)推薦

    高速數(shù)字電路設(shè)計問題產(chǎn)生的機理原因

    在電子產(chǎn)品的設(shè)計中普遍存在,通過以上的分析與仿真,了解了的特性,總結(jié)出以下減少
    發(fā)表于 06-13 10:41 ?1467次閱讀
    高速<b class='flag-5'>數(shù)字電路</b>設(shè)計<b class='flag-5'>串</b><b class='flag-5'>擾</b>問題產(chǎn)生的機理原因

    消除方法

    消除方法合理的PCB布局-將敏感的模擬部分與易產(chǎn)生干擾的數(shù)字部分盡量隔離,使易產(chǎn)生干擾的數(shù)字信號走線上盡量靠近交流地,使高頻
    發(fā)表于 06-18 07:52

    原創(chuàng)|SI問題之

    相互作用時就會產(chǎn)生。在數(shù)字電路系統(tǒng)中,現(xiàn)象相當(dāng)普遍,可以發(fā)生在芯片內(nèi)核、芯片的封裝、PCB板上、接插件上、以及連接線纜上,只要有臨近
    發(fā)表于 10-10 18:00

    PCB不同頻率模擬信號

    不同頻率的模擬部分共地時,只有一個頻率的返回信號可以非常接近于以不同頻率運行的電路傳播,從而引起。最后,為了降低感應(yīng)信號的強度,應(yīng)該在盡
    發(fā)表于 05-15 09:13

    如何降低嵌入式系統(tǒng)的影響?

    在嵌入式系統(tǒng)硬件設(shè)計中,是硬件工程師必須面對的問題。特別是在高速數(shù)字電路中,由于信號沿時間短、布線密度大、
    發(fā)表于 11-05 08:07

    如何減小SRAM讀寫操作時的

    靜態(tài)存儲器SRAM是一款不需要刷新電路即能保存它內(nèi)部存儲數(shù)據(jù)的存儲器。在SRAM 存儲陣列的設(shè)計中,經(jīng)常會出現(xiàn)問題發(fā)生。那么要如何減小如何減小
    發(fā)表于 05-20 15:24

    高速數(shù)字電路信號完整性分析與設(shè)計

    高速數(shù)字電路信號完整性分析與設(shè)計:信號完整性概述􀂄 傳輸線理論􀂄 PCB阻抗控制􀂄 拓?fù)渑c端接技術(shù)􀂄 時序計算􀂄
    發(fā)表于 10-06 11:25 ?0次下載

    VHDL與數(shù)字電路系統(tǒng)設(shè)計實驗指導(dǎo)書

    VHDL與數(shù)字電路系統(tǒng)設(shè)計實驗指導(dǎo)書:《VHDL與數(shù)字電路系統(tǒng)設(shè)計實驗》是電氣信息類自動化專業(yè)、電氣工程及其自動化專業(yè)的一門實驗課程,也可供其他相關(guān)專業(yè)選用。本實驗課
    發(fā)表于 02-06 14:14 ?131次下載

    認(rèn)識數(shù)字電路中的感性及共模輻射

    認(rèn)識數(shù)字電路中的感性及共模輻射
    發(fā)表于 03-26 08:24 ?1593次閱讀
    認(rèn)識<b class='flag-5'>數(shù)字電路</b>中的感性<b class='flag-5'>串</b><b class='flag-5'>擾</b>及共模輻射

    什么是路/幅頻特性/隨機信噪比

    什么是路/幅頻特性/隨機信噪比 路    路
    發(fā)表于 03-26 11:49 ?1234次閱讀

    數(shù)字電路設(shè)計的信號完整性問題探討

    文章介紹了數(shù)字電路設(shè)計中的信號完整性問題, 探討了振鈴、邊沿畸變、反射、地彈、和抖動等各種信號完整性問題的成因和抑制措施。針對常見的反射
    發(fā)表于 09-07 16:14 ?104次下載
    <b class='flag-5'>數(shù)字電路</b>設(shè)計的<b class='flag-5'>信號</b>完整性問題探討

    端接方式對改善高速電路的分析研究

    通過端接電路在抑制攻擊線上反射的同時,減小了受害線上信號,從而使信號在兩條耦合線上的傳輸質(zhì)
    發(fā)表于 12-12 14:31 ?28次下載
    端接方式對改善高速<b class='flag-5'>電路</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>的分析研究

    如何消除碼_怎么避免碼

    所謂碼,就是數(shù)字基帶信號通過基帶傳輸系統(tǒng)時,由于系統(tǒng)
    的頭像 發(fā)表于 04-16 14:25 ?4.4w次閱讀
    如何消除碼<b class='flag-5'>間</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>_怎么避免碼<b class='flag-5'>間</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>

    高速PCB數(shù)字電路系統(tǒng)中的幾種端接方式分析

    在高速PCB數(shù)字電路系統(tǒng)中,傳輸線上阻抗不匹配會造成信號反射,并出現(xiàn)過沖、下沖和振鈴等信號畸變,而當(dāng)傳輸線的時延TD大于信號上升時間RT的20%時,反射的影響就不能忽視了,不然將帶來
    發(fā)表于 05-20 15:22 ?2233次閱讀

    PCB布線減少高頻信號的措施都有哪些?

    能引路誤動作從而導(dǎo)致系統(tǒng)無法正常工作。接下來深圳PCBA公司為大家分享高速PCB設(shè)計布線解決信號方法。 PCB設(shè)計布線解決
    的頭像 發(fā)表于 10-19 09:51 ?1642次閱讀