0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)電壓調(diào)節(jié)模塊關(guān)于電磁干擾布局

PCB線路板打樣 ? 來(lái)源:上海韜放電子 ? 作者:上海韜放電子 ? 2020-12-11 11:58 ? 次閱讀

通信設(shè)備中的電場(chǎng)和磁場(chǎng)會(huì)干擾通信信號(hào),從而引起電磁干擾(EMI),并通過(guò)注入噪聲來(lái)降低系統(tǒng)性能。在便攜式電子設(shè)備中,調(diào)壓模塊(VRM)會(huì)同時(shí)產(chǎn)生傳導(dǎo)和輻射EMI。VRM通常是開(kāi)關(guān)模式電源,利用調(diào)制技術(shù)來(lái)輸出所需的DC電壓。在VRM中,可以采用擴(kuò)頻調(diào)頻作為降低EMI的技術(shù)。通過(guò)使用此技術(shù),噪聲可以在更寬的帶寬上傳播,并且可以消除特定頻率下出現(xiàn)的峰值和平均噪聲。

時(shí)鐘信號(hào)的VRM提供給開(kāi)關(guān)設(shè)備

VRM擴(kuò)頻頻率調(diào)制

在通信系統(tǒng)板中用作VRM的開(kāi)關(guān)模式DC-DC穩(wěn)壓器利用擴(kuò)頻頻率調(diào)制技術(shù)來(lái)降低EMI和噪聲。通常,DC-DC轉(zhuǎn)換器采用固定或恒定開(kāi)關(guān)頻率操作。這種調(diào)制方法的快速切換會(huì)產(chǎn)生基頻和諧波頻率的噪聲,以及傳導(dǎo)和輻射的EMI。

不良的pcb設(shè)計(jì)布局以及電容器電感器的不良放置會(huì)增加EMI和噪聲的影響,并且通常是導(dǎo)致VRM問(wèn)題的主要原因。在某些包含多個(gè)DC-DC穩(wěn)壓器的電子設(shè)備中,EMI和噪聲集中在一個(gè)特定的頻率上,并開(kāi)始危害正常的電路操作和鄰近系統(tǒng)。擴(kuò)頻調(diào)制技術(shù)通過(guò)集中于任何特定頻率來(lái)分散噪聲。試圖降低EMI的能量,振幅和強(qiáng)度。它還可以補(bǔ)償DC-DC轉(zhuǎn)換器中的輸入電流和輸出電壓紋波。

在擴(kuò)頻調(diào)制中,開(kāi)關(guān)轉(zhuǎn)換器的時(shí)鐘頻率是不固定的。調(diào)制時(shí)鐘的頻率不斷變化,因此每次都會(huì)產(chǎn)生不同頻率的噪聲和諧波。時(shí)鐘在擴(kuò)頻調(diào)制中繼續(xù)運(yùn)行。通過(guò)使用非固定頻率時(shí)鐘,可以相對(duì)降低EMI峰值能量,并將EMI能量分配到其他頻率。

擴(kuò)頻頻率調(diào)制技術(shù)

即使周期性調(diào)頻在擴(kuò)展噪聲頻譜方面很有效,我們的討論仍將集中在偽隨機(jī)調(diào)制上。在這種技術(shù)中,時(shí)鐘以偽隨機(jī)方式從一個(gè)頻率轉(zhuǎn)換到另一頻率。這提供了基頻的充分衰減和更寬的頻譜擴(kuò)展。

偽隨機(jī)調(diào)制中流行的方法是隨機(jī)脈沖位置調(diào)制(RPPM),隨機(jī)脈沖寬度調(diào)制(RPWM),以及具有固定占空比(RCFMFD)或具有可變占空比(RCFMVD)的隨機(jī)載波頻率調(diào)制。在RPPM中,時(shí)鐘脈沖的位置在每個(gè)開(kāi)關(guān)周期內(nèi)都是隨機(jī)的。它與恒定PWM開(kāi)關(guān)相當(dāng),時(shí)鐘周期的起始位置是隨機(jī)的,而不是在開(kāi)關(guān)周期開(kāi)始時(shí)開(kāi)始。在RPWM中,平均脈沖寬度保持在所需的占空比,但是脈沖寬度連續(xù)變化。RCFMFD的特性是具有隨機(jī)開(kāi)關(guān)周期的固定占空比。用恒定的脈沖寬度替換RCFMFD中的恒定占空比后,它將轉(zhuǎn)換為RCFMVD。在RCFMVD中,占空比是隨機(jī)的,但是平均占空比滿足期望值。

如果您正在處理可處理電信頻率范圍的穩(wěn)壓電源電路,那么就需要通過(guò)擴(kuò)頻技術(shù)對(duì)其進(jìn)行調(diào)制。VRM擴(kuò)頻頻率調(diào)制通過(guò)將其頻率擴(kuò)展到更寬的帶寬來(lái)降低EMI,噪聲和紋波效應(yīng)。與恒定開(kāi)關(guān)頻率調(diào)制技術(shù)相比,它還提高了效率,總損耗大大降低。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4648

    瀏覽量

    84546
  • 電磁干擾
    +關(guān)注

    關(guān)注

    36

    文章

    2229

    瀏覽量

    105134
  • 調(diào)壓模塊
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    7850
  • DC-DC穩(wěn)壓器
    +關(guān)注

    關(guān)注

    0

    文章

    13

    瀏覽量

    10465
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    pcb設(shè)計(jì)布局的要點(diǎn)是什么

    PCB設(shè)計(jì)中,布局是一個(gè)非常重要的環(huán)節(jié),它直接影響到電路的性能、可靠性和成本。以下是關(guān)于PCB布局的一些要點(diǎn),這些要點(diǎn)將幫助您設(shè)計(jì)出高質(zhì)量
    的頭像 發(fā)表于 09-02 14:48 ?188次閱讀

    這幾招教你解決PCB設(shè)計(jì)中的電磁干擾(EMI)問(wèn)題

    作為電子設(shè)計(jì)中重要組成部分,在PCB設(shè)計(jì)中出現(xiàn)電磁問(wèn)題時(shí)如何解決呢?本文將從多方面細(xì)節(jié)探討問(wèn)題要點(diǎn),可以采取以下解決辦法來(lái)降低或消除電磁干擾(EMI): 1.合理的
    發(fā)表于 05-08 14:39 ?2178次閱讀

    pcb元件布局調(diào)整時(shí)應(yīng)注意哪些問(wèn)題

    電子產(chǎn)品來(lái)說(shuō),好的PCB設(shè)計(jì)可以提升整機(jī)的性能,因此PCB設(shè)計(jì)器件布局的優(yōu)化是非常重要的。 PCB設(shè)計(jì)器件布局提升整機(jī)的性能 首先,
    的頭像 發(fā)表于 03-20 09:43 ?350次閱讀
    <b class='flag-5'>pcb</b>元件<b class='flag-5'>布局</b>調(diào)整時(shí)應(yīng)注意哪些問(wèn)題

    DC電源模塊PCB設(shè)計(jì)布局指南

    BOSHIDA ?DC電源模塊PCB設(shè)計(jì)布局指南 DC電源模塊PCB設(shè)計(jì)布局是一個(gè)關(guān)鍵
    的頭像 發(fā)表于 03-05 14:30 ?953次閱讀
    DC電源<b class='flag-5'>模塊</b>的 <b class='flag-5'>PCB設(shè)計(jì)</b>和<b class='flag-5'>布局</b>指南

    PCB設(shè)計(jì)中,如何避免串?dāng)_?

    PCB設(shè)計(jì)中,如何避免串?dāng)_? 在PCB設(shè)計(jì)中,避免串?dāng)_是至關(guān)重要的,因?yàn)榇當(dāng)_可能導(dǎo)致信號(hào)失真、噪聲干擾及功能故障等問(wèn)題。 一、了解串?dāng)_及其原因 在開(kāi)始討論避免串?dāng)_的方法之前,我們首先需要
    的頭像 發(fā)表于 02-02 15:40 ?1352次閱讀

    為什么說(shuō)元器件布線布局很重要?PCB設(shè)計(jì)元器件放置指南

    為什么說(shuō)元器件布線布局很重要?PCB設(shè)計(jì)元器件放置指南? 元器件布線布局PCB設(shè)計(jì)過(guò)程中起著至關(guān)重要的作用。它直接影響著電路的性能、可靠性和信號(hào)穩(wěn)定性。一個(gè)合理的元器件
    的頭像 發(fā)表于 12-21 11:31 ?780次閱讀

    EMC之PCB設(shè)計(jì)技巧

    EMC之PCB設(shè)計(jì)技巧 電磁兼容性(EMC)及關(guān)聯(lián)的電磁干擾(EMI)歷來(lái)都需要系統(tǒng)設(shè)計(jì)工程師擦亮眼睛,在當(dāng)今電路板設(shè)計(jì)和元器件封裝不斷縮小、OEM要求更高速系統(tǒng)的情況下,這兩大問(wèn)題尤
    發(fā)表于 12-19 09:53

    EMC/EMI模擬仿真的薄弱環(huán)節(jié)PCB設(shè)計(jì)過(guò)程實(shí)例詳解

    PCB設(shè)計(jì)中,EMC/EMI主要分析布線網(wǎng)絡(luò)本身的信號(hào)完整性,實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射和電磁干擾以及電路板本身抵抗外部電磁
    發(fā)表于 12-15 16:31 ?466次閱讀

    如何在PCB設(shè)計(jì)中克服放大器的噪聲干擾?

    如何在PCB設(shè)計(jì)中克服放大器的噪聲干擾? 在PCB設(shè)計(jì)中,放大器的噪聲干擾是一個(gè)常見(jiàn)的問(wèn)題。噪聲干擾會(huì)對(duì)系統(tǒng)的性能產(chǎn)生負(fù)面影響,降低信號(hào)質(zhì)量
    的頭像 發(fā)表于 11-09 10:08 ?569次閱讀

    高速信號(hào)pcb設(shè)計(jì)中的布局

    對(duì)于高速信號(hào),pcb的設(shè)計(jì)要求會(huì)更多,因?yàn)楦咚傩盘?hào)很容易收到其他外在因素的干擾,導(dǎo)致實(shí)際設(shè)計(jì)出來(lái)的東西和原本預(yù)期的效果相差很多。 所以在高速信號(hào)pcb設(shè)計(jì)中,需要提前考慮好整體的布局
    的頭像 發(fā)表于 11-06 10:04 ?662次閱讀
    高速信號(hào)<b class='flag-5'>pcb設(shè)計(jì)</b>中的<b class='flag-5'>布局</b>

    說(shuō)說(shuō)PCB的抗干擾設(shè)計(jì) PCB設(shè)計(jì)中消除電磁干擾的方法

    干擾問(wèn)題是現(xiàn)代電路設(shè)計(jì)中一個(gè)很重要的環(huán)節(jié),它直接反映了整個(gè)系統(tǒng)的性能和工作的可靠性。對(duì)PCB工程師來(lái)說(shuō),抗干擾設(shè)計(jì)是大家必須要掌握的重點(diǎn)和難點(diǎn)。PCB板的設(shè)計(jì)主要有四方面的
    的頭像 發(fā)表于 11-05 10:54 ?1347次閱讀
    說(shuō)說(shuō)<b class='flag-5'>PCB</b>的抗<b class='flag-5'>干擾</b>設(shè)計(jì) <b class='flag-5'>PCB設(shè)計(jì)</b>中消除<b class='flag-5'>電磁</b><b class='flag-5'>干擾</b>的方法

    關(guān)于高速串行信號(hào)隔直電容的PCB設(shè)計(jì)注意點(diǎn)

    關(guān)于高速串行信號(hào)隔直電容的PCB設(shè)計(jì)注意點(diǎn)? 在高速串行信號(hào)傳輸中,隔直電容是一種常見(jiàn)的解決信號(hào)干擾問(wèn)題的方法。由于高速信號(hào)傳輸時(shí)會(huì)產(chǎn)生電磁干擾
    的頭像 發(fā)表于 10-24 10:26 ?735次閱讀

    大神教你30條PCB設(shè)計(jì)時(shí)提升降噪與抗電磁干擾能力的技巧,必看!

    大神教你30條PCB設(shè)計(jì)時(shí)提升降噪與抗電磁干擾能力的技巧,必看!
    的頭像 發(fā)表于 10-17 15:16 ?611次閱讀

    8個(gè)PCB設(shè)計(jì)布局技巧

    PCB周圍無(wú)處不在,我們可能一直都離PCB不超過(guò)一米。您的smartwatch /健身追蹤器,筆記本電腦或手機(jī)。我們不能一天不依靠某處的PCB!結(jié)果,PCB設(shè)計(jì)比以往任何時(shí)候都更加重要
    的頭像 發(fā)表于 10-15 16:08 ?925次閱讀

    PCB設(shè)計(jì)ESD抑制準(zhǔn)則?

    PCB布線是ESD防護(hù)的一個(gè)關(guān)鍵要素,合理的PCB設(shè)計(jì)可以減少故障檢查和返工所帶來(lái)不必要的成本。在PCB設(shè)計(jì)中,不但需要在靜電薄弱電路增加靜電抑制器件,還要克服放電電流產(chǎn)生的電磁
    的頭像 發(fā)表于 09-26 10:57 ?890次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>ESD抑制準(zhǔn)則?