0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Pentek 開展的FPGA設(shè)計(jì),縮短設(shè)計(jì)周期同時(shí)最小化風(fēng)險(xiǎn)

電子設(shè)計(jì) ? 來源:Xilinx Blog ? 作者: Robert Sgandurra ? 2020-12-20 10:04 ? 次閱讀

作者:Robert Sgandurra,Pnetek公司產(chǎn)品總監(jiān)

當(dāng)面對(duì)一個(gè)項(xiàng)目計(jì)劃時(shí),你最后一次聽到“需要多長(zhǎng)時(shí)間就花多長(zhǎng)時(shí)間”或者“如果第一次不成功,不要擔(dān)心,你總能搞定的”這些話大概是什么時(shí)候的事?很可能從來就沒有過。隨著FPGA變得越來越強(qiáng)大,處理的任務(wù)范圍也越來越廣,縮短設(shè)計(jì)周期并且最小化風(fēng)險(xiǎn)變得前所未有的重要。

Pentek公司作為一家商用現(xiàn)貨(COTS)FPGA的數(shù)據(jù)處理和采集產(chǎn)品制造商,通常是FPGA技術(shù)與最終用戶應(yīng)用之間的接口。這使得Pentek處于支持客戶作為工程合作伙伴的獨(dú)特位置,其最終共同目標(biāo)是解決他們的最終需求。 Pentek已經(jīng)學(xué)到了很多關(guān)于如何縮短設(shè)計(jì)周期和最小化客戶風(fēng)險(xiǎn)的知識(shí)。 以下是Pentek及其客戶發(fā)現(xiàn)的有價(jià)值的一系列策略。

利用FPGA設(shè)計(jì)工具

Pentek公司推出的每一款基于FPGA的產(chǎn)品交付時(shí)都附帶一整套功能包,作為IP來進(jìn)行安裝。盡管這些產(chǎn)品可以直接用來實(shí)現(xiàn)數(shù)據(jù)采集和處理的解決方案,但是大多數(shù)用戶都會(huì)安裝自己自定義的IP來進(jìn)行特定應(yīng)用的處理。Pentek公司推出的FPGA設(shè)計(jì)工具集搭配Zynq UltraScale+ RFSoC會(huì)提供所有生產(chǎn)用的IP以及一些通用功能的IP庫,用戶在搭建自己設(shè)計(jì)時(shí)可以用到。這些IP集成模塊可以輕松的導(dǎo)入Xilinx Vivado設(shè)計(jì)工具,所有IP都支持AXI4協(xié)議并且可以無縫對(duì)接Xilinx提供的IP資源。這可以讓我們快速訪問整個(gè)設(shè)計(jì),不用再去學(xué)習(xí)新的工具或者了解IP設(shè)計(jì)定義,從而節(jié)省了項(xiàng)目啟動(dòng)時(shí)間。

圖1:利用Xilinx和Pentek向?qū)K組合開展的FPGA設(shè)計(jì)

使用廠家提供的IP功能

雖然每個(gè)用戶的設(shè)計(jì)都是不同的,但是所需的許多功能都是相似的,每一款硬件產(chǎn)品所提供的IP不僅支持硬件特性,比如A/D轉(zhuǎn)換板卡的數(shù)據(jù)采集或者D/A轉(zhuǎn)換板卡的波形發(fā)生器,而且還支持一些比較常見的高級(jí)功能,原本這些功能可能是由硬件來處理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的產(chǎn)品支持以下功能庫:
? 數(shù)據(jù)采集用于抓取和傳輸A/D數(shù)據(jù)
? 波形生成,將數(shù)據(jù)傳輸給D/A或者讀取存儲(chǔ)在內(nèi)存中的波形數(shù)據(jù)
? 用于雷達(dá)測(cè)試應(yīng)用的雷達(dá)啁啾聲和信號(hào)發(fā)生器
? A/D校正功能
? 100GigE UDP引擎
? DMA引擎用于高速數(shù)據(jù)流設(shè)計(jì)

在每種情況下用戶都可以通過編輯提供的VHDL源代碼來使用這些IP功能,在所有情況下從競(jìng)爭(zhēng)的角度來看經(jīng)過測(cè)試的IP加速了產(chǎn)品開發(fā)并且降低了風(fēng)險(xiǎn)。

簡(jiǎn)化從開發(fā)到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款緊湊的模塊系統(tǒng),包括了Zynq UltraScale+ RFSoC所需的所有電路設(shè)計(jì)

圖2:Model 6001 QuartzXM RFSoC模塊化系統(tǒng)

這個(gè)設(shè)計(jì)背后的想法很簡(jiǎn)單:解決模塊電路設(shè)計(jì)和PCB方面面臨的最大挑戰(zhàn),并且保證Zynq UltraScale+ RFSoC最佳的模擬和數(shù)字性能。當(dāng)這款模塊設(shè)計(jì)完成并且經(jīng)過驗(yàn)證,Pentek公司可以擴(kuò)展為各種接口形式的模塊,比如PCIe和3U VPX。

圖3:Model 5950,3U VPX RFSoC模塊板卡(拆下蓋子顯示的是QuartzXM)

雖然以標(biāo)準(zhǔn)的形式提供這種設(shè)計(jì)非常重要,但是用戶所能看到的最大好處是可以在有限的空間或者不滿足標(biāo)準(zhǔn)形式應(yīng)用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的電氣、機(jī)械和散熱設(shè)計(jì)指導(dǎo),讓客戶能夠?yàn)镼uartzXM設(shè)計(jì)自己的承載板卡。將如此多的功能封裝在QuartzXM模塊中,用戶可以從一款經(jīng)過驗(yàn)證的Zynq UltraScale+ RFSoC平臺(tái)開始,專注于更簡(jiǎn)單的承載板卡設(shè)計(jì)。此外它還提供了一套標(biāo)準(zhǔn)的、低成本的、易于操作的原型開發(fā)流程,用戶可以根據(jù)自己情況選擇PCIe接口的Quartz模塊,或者使用3U VPX形式的模塊,還提供低成本的Model 8257開發(fā)模塊共用戶選擇。開發(fā)好應(yīng)用程序IP和軟件之后,在需要時(shí)可以通過設(shè)計(jì)定制的載板將解決方案部署到系統(tǒng)中,因?yàn)檫@兩個(gè)系統(tǒng)的硬件核心是相同的,所有IP和軟件可以在不做任何更改的情況下從開發(fā)移植到部署系統(tǒng)中,所以這些設(shè)計(jì)技術(shù)都大大降低了風(fēng)險(xiǎn),縮短了開發(fā)時(shí)間。

提供工程師對(duì)工程師的支持方式,確保產(chǎn)品的成功

即使提供最好的產(chǎn)品文檔也抵不上工程師對(duì)工程師的對(duì)話交流,這對(duì)于設(shè)計(jì)的整個(gè)周期可以最小化風(fēng)險(xiǎn)同時(shí)節(jié)省時(shí)間。Pentek公司推出的所有產(chǎn)品都提供免費(fèi)的終身技術(shù)支持服務(wù),如果出現(xiàn)問題客戶可以隨時(shí)聯(lián)系到Pentek公司的工程師。

設(shè)計(jì)周期時(shí)間和降低風(fēng)險(xiǎn)是整個(gè)項(xiàng)目過程中非常真實(shí)重要的一部分,盡管風(fēng)險(xiǎn)永遠(yuǎn)是開發(fā)創(chuàng)新過程中固有的一部分,Pentek公司的態(tài)度是認(rèn)為降低風(fēng)險(xiǎn)縮短設(shè)計(jì)周期與為客戶提供最高性能和創(chuàng)新產(chǎn)品是同等重要的事情。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1620

    文章

    21510

    瀏覽量

    598991
  • Xilinx
    +關(guān)注

    關(guān)注

    70

    文章

    2137

    瀏覽量

    120397
  • 波形發(fā)生器
    +關(guān)注

    關(guān)注

    3

    文章

    288

    瀏覽量

    31307
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    最小化啟動(dòng)期間的輸出紋波

    電子發(fā)燒友網(wǎng)站提供《最小化啟動(dòng)期間的輸出紋波.pdf》資料免費(fèi)下載
    發(fā)表于 08-26 11:44 ?0次下載
    <b class='flag-5'>最小化</b>啟動(dòng)期間的輸出紋波

    分享一本書 《從零開始設(shè)計(jì) FPGA 最小系統(tǒng)》

    *附件:從零開始設(shè)計(jì)FPGA最小系統(tǒng).pdf 以下為內(nèi)容片段摘要:詳細(xì)內(nèi)容在PDF里 FPGA 最小系統(tǒng)的概念 FPGA
    發(fā)表于 07-26 07:24

    【《軟件開發(fā)珠璣》閱讀體驗(yàn)】居安思危之風(fēng)險(xiǎn)

    風(fēng)險(xiǎn)可能會(huì)增強(qiáng)或減少項(xiàng)目組合的總體價(jià)值,及商業(yè)目標(biāo)的實(shí)現(xiàn)。 積極風(fēng)險(xiǎn)是機(jī)會(huì),機(jī)會(huì)可以帶來諸多收益,例如時(shí)間縮短、成本下降、績(jī)效改進(jìn)、市場(chǎng)份額增加或聲譽(yù)提升等。 消極風(fēng)險(xiǎn)是威脅,威脅可
    發(fā)表于 07-09 12:48

    STM32單片機(jī)最小化系統(tǒng)設(shè)計(jì)原理

    STM32最小系統(tǒng),就是能讓STM32單片機(jī)能夠正常工作所必須擁有的組成部分的集合,也是STM32單片機(jī)正常運(yùn)行的必要環(huán)境。
    發(fā)表于 04-23 14:54 ?2071次閱讀
    STM32單片機(jī)<b class='flag-5'>最小化</b>系統(tǒng)設(shè)計(jì)原理

    危機(jī)四伏,2024如何開展網(wǎng)絡(luò)安全風(fēng)險(xiǎn)分析

    你是否考慮過,企業(yè)網(wǎng)絡(luò)上所用到的每臺(tái)設(shè)備,小到電腦、平板、電話、路由器,大到打印機(jī)、服務(wù)器,都可能潛藏網(wǎng)絡(luò)安全風(fēng)險(xiǎn),威脅企業(yè)的信息安全和業(yè)務(wù)?部門企業(yè)的業(yè)務(wù)開展所賴以支撐的物聯(lián)網(wǎng)設(shè)備或者電子郵件,則
    的頭像 發(fā)表于 04-19 08:04 ?738次閱讀
    危機(jī)四伏,2024如何<b class='flag-5'>開展</b>網(wǎng)絡(luò)安全<b class='flag-5'>風(fēng)險(xiǎn)</b>分析

    關(guān)于窗口最小化的實(shí)現(xiàn)

    我想實(shí)現(xiàn)一個(gè)按鈕然后窗口最小化,為什么一運(yùn)行就直接最小化了呢
    發(fā)表于 04-16 10:56

    用于最小化個(gè)人計(jì)算機(jī)開關(guān)電源的外部組件系統(tǒng)TPS3510 TPS3511數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《用于最小化個(gè)人計(jì)算機(jī)開關(guān)電源的外部組件系統(tǒng)TPS3510 TPS3511數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 03-13 14:29 ?1次下載
    用于<b class='flag-5'>最小化</b>個(gè)人計(jì)算機(jī)開關(guān)電源的外部組件系統(tǒng)TPS3510 TPS3511數(shù)據(jù)表

    如何通過PCB接地設(shè)計(jì)實(shí)現(xiàn)環(huán)路面積最小化

    對(duì)于低頻磁場(chǎng)屏蔽采用高磁導(dǎo)率材料的選擇非常重要,磁導(dǎo)率會(huì)隨外界磁場(chǎng)強(qiáng)度的變化而變。當(dāng)外加磁場(chǎng)強(qiáng)度較低時(shí),磁導(dǎo)率會(huì)隨磁場(chǎng)強(qiáng)度的增加而升高,而當(dāng)外加的磁場(chǎng)強(qiáng)度超過某限值時(shí),磁導(dǎo)率就會(huì)急劇下降,此時(shí)磁導(dǎo)材料發(fā)生了磁飽和,也意味著該材料同時(shí)失去了磁屏蔽性能。
    發(fā)表于 02-28 11:43 ?2372次閱讀
    如何通過PCB接地設(shè)計(jì)實(shí)現(xiàn)環(huán)路面積<b class='flag-5'>最小化</b>

    FPGA最小系統(tǒng)是怎樣的

    請(qǐng)問FPGA最小系統(tǒng)是怎樣的?
    發(fā)表于 02-22 09:58

    自動(dòng)構(gòu)建環(huán)境在FPGA設(shè)計(jì)中的應(yīng)用

    為了加快實(shí)現(xiàn) FPGA 構(gòu)建環(huán)境的自動(dòng)(如用于持續(xù)集成 (CI)),并確保在開發(fā)與生命周期后期階段完整重現(xiàn)設(shè)計(jì)結(jié)果,Missing Link Electronics 團(tuán)隊(duì)已整合出一套腳本。
    發(fā)表于 02-20 11:05 ?288次閱讀
    自動(dòng)<b class='flag-5'>化</b>構(gòu)建環(huán)境在<b class='flag-5'>FPGA</b>設(shè)計(jì)中的應(yīng)用

    英偉達(dá)大幅縮短AI GPU交付周期

    根據(jù)瑞銀分析師最近提供給投資者的備忘錄,英偉達(dá)已經(jīng)顯著縮短了其AI GPU的交付周期。這一周期已經(jīng)從去年年底的8-11個(gè)月迅速縮短至目前的3-4個(gè)月。這一變化引發(fā)了市場(chǎng)的廣泛關(guān)注,分析
    的頭像 發(fā)表于 02-18 17:31 ?721次閱讀

    如何最小化毛刺尺寸?如何控制毛刺方向?

    如何最小化毛刺尺寸?如何控制毛刺方向? 為了得到高質(zhì)量的產(chǎn)品或工藝品,我們通常需要把毛刺的尺寸最小化,并控制其方向。毛刺會(huì)影響制品的外觀質(zhì)量、功能性能以及使用壽命。本文將介紹毛刺的形成原因、影響因素
    的頭像 發(fā)表于 12-07 14:24 ?577次閱讀

    什么是頻譜泄漏?為什么會(huì)出現(xiàn)頻譜泄漏?如何最小化頻譜泄漏?

    的誤差,我們必須最小化頻譜泄漏。接下來,本文就來簡(jiǎn)單介紹一下什么是頻譜泄漏、為什么會(huì)出現(xiàn)頻譜泄漏、如何最小化頻譜泄漏以及窗函數(shù)對(duì)目標(biāo)信號(hào)的負(fù)面影響。
    的頭像 發(fā)表于 11-03 18:08 ?1.2w次閱讀
    什么是頻譜泄漏?為什么會(huì)出現(xiàn)頻譜泄漏?如何<b class='flag-5'>最小化</b>頻譜泄漏?

    全面總結(jié)機(jī)器學(xué)習(xí)中的優(yōu)化算法

    幾乎所有的機(jī)器學(xué)習(xí)算法最后都?xì)w結(jié)為求一個(gè)目標(biāo)函數(shù)的極值,即最優(yōu)化問題,例如對(duì)于有監(jiān)督學(xué)習(xí),我們要找到一個(gè)最佳的映射函數(shù)f (x),使得對(duì)訓(xùn)練樣本的損失函數(shù)最小化最小化經(jīng)驗(yàn)風(fēng)險(xiǎn)或結(jié)構(gòu)風(fēng)險(xiǎn)
    發(fā)表于 11-02 10:18 ?364次閱讀
    全面總結(jié)機(jī)器學(xué)習(xí)中的優(yōu)化算法

    Microchip FPGA采用PolarFire? FPGA 和 SoC 解決方案協(xié)議棧加速智能邊緣設(shè)計(jì),降低開發(fā)成本和風(fēng)險(xiǎn)

    為智能邊緣設(shè)計(jì)系統(tǒng)正面臨前所未有的困難。市場(chǎng)窗口在縮小,新設(shè)計(jì)的成本和風(fēng)險(xiǎn)在上升,溫度限制和可靠性成為雙重優(yōu)先事項(xiàng),而對(duì)全生命周期安全性的需求也在不斷增長(zhǎng)。要滿足這些同時(shí)出現(xiàn)的需求,需要即時(shí)掌握
    的頭像 發(fā)表于 10-09 19:20 ?531次閱讀