邏輯電平TTL/CMOS電平的互連、OC/OD的互連規(guī)范

本篇主要介紹TTL/CMOS電平的互連、OC/OD的互連，其余單端邏輯電平的互連可參考相關(guān)器件規(guī)范、電平規(guī)范。

1、TTL/CMOS互連

常用的TTL和CMOS電平主要是5V TTL、5V CMOS、3.3VTTL、3.3V CMOS、3.3V/5V Tol（輸入時3.3V邏輯電平，但是可以接受5V的信號輸入）等，隨著處理器電壓越來越低，現(xiàn)在1.8V CMOS等低電壓的邏輯電平也越來越普及了。

針對各種單端邏輯電平，只要上一級的輸出電壓不滿足下一級的輸入電壓，就不能直接進(jìn)行互連，后續(xù)會專門介紹邏輯電平的轉(zhuǎn)換。

2、OC/OD互連

針對OC/OD邏輯門，為了保證輸出高電平的值，必須進(jìn)行外部上拉處理，上拉電阻的選取可以參考相關(guān)總線的標(biāo)準(zhǔn)，也可以參考《I2C Bus Pull up Resistor Calculation》、《Choosing an Appropriate Pull-up/Pull-down Resistor for Open Drain Outputs》等文章。相同電壓的OC/OD邏輯電平可以直接互連，不同電壓的OC/OD需要進(jìn)行電平轉(zhuǎn)換，可以采用獨(dú)立的MOS管搭建，也可以采用專門的OC/OD總線轉(zhuǎn)換芯片實(shí)現(xiàn)（專用芯片的節(jié)本架構(gòu)也是基于MOS管的，只是多了外圍電路以及一些輔助的功能電路）。下面就針對采用MOS管進(jìn)行OC/OD電平轉(zhuǎn)換進(jìn)行介紹，使用專用芯片進(jìn)行轉(zhuǎn)換的方式后續(xù)再介紹。

針對上述電路分析如下：

a、3.3V→5V轉(zhuǎn)換過程：

• 3.3V端輸出低電平時（0V），MOS管導(dǎo)通，5V端輸出是低電平（0V）；
• 3.3V端輸出高電平時（3.3V），MOS管截止，5V端輸出是高電平（5V上拉）；
• 3.3V端輸出高阻時（OC/OD），MOS管截止，5V端輸出是高電平（5V上拉）。

b、5V→3.3V轉(zhuǎn)換過程：

• 5V端輸出低電平時（0V），MOS管內(nèi)的寄生二極管導(dǎo)通，從而使MOS管導(dǎo)通，3.3V端輸出是低電平（0V）；
• 5V端輸出高電平時（5V），MOS管截止，3.3V端輸出是高電平（3.3V上拉）；
• 5V端輸出高阻時（OC/OD），MOS管截止，3.3V端輸出是高電平（3.3V上拉）。

以上就是針對TTL/CMOS，OC/OD邏輯電平的互連介紹，后續(xù)會針對專門的邏輯電平轉(zhuǎn)換進(jìn)行介紹。

編輯：hfy