0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)技術(shù):如何移除創(chuàng)建Groups組的Groups屬性

PCB線路板打樣 ? 來(lái)源:凡億教育 ? 作者:凡億教育 ? 2020-10-13 10:52 ? 次閱讀

對(duì)一些做好的模塊進(jìn)行創(chuàng)建Groups組的操作,方便我們進(jìn)行模塊復(fù)用、布局操作。我們創(chuàng)建了Groups組之后呢,這個(gè)屬性會(huì)一直存在,我們是否可以將這個(gè)屬性給去除掉,方便后期的布線操作與規(guī)劃。因?yàn)樘砑恿诉@個(gè)Groups組的屬性以后,從這個(gè)模塊走出的線會(huì)出現(xiàn)下面的小方塊的現(xiàn)象,如圖6-22所示,雖然不影響整體的性能,但是影響美觀,所以呢,這里我們會(huì)講解一下如何將已經(jīng)創(chuàng)建好的Groups組進(jìn)行打散的操作,具體操作如下:

圖6-22 走線小方塊示意圖

第一步,需要將allegro軟件的所有命令狀態(tài)都結(jié)束,在左小角可以看到整個(gè)PCB工作狀態(tài),顯示是Idle狀態(tài)即可;

第二步,需要在Find面板中,所有的對(duì)象都不要選擇,只需要選擇Groups組即可,如圖6-23所示;

圖6-23 Find面板設(shè)置示意圖

第三步,在PCB工作環(huán)境中,將鼠標(biāo)放置到Groups組上,整個(gè)的一個(gè)模塊就會(huì)呈現(xiàn)被選中的狀態(tài),如圖6-24所示;

圖6-24 PCB工作界面選中Groups組示意圖

第四步,選中整個(gè)Groups組之后,點(diǎn)擊鼠標(biāo)右鍵,在下拉菜單中選擇Disband group,這樣這個(gè)Groups組就被打散了,去除了Groups組屬性,如圖6-25所示。

圖6-25 打散Groups組操作示意圖
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4316

    文章

    22949

    瀏覽量

    395719
  • allegro
    +關(guān)注

    關(guān)注

    42

    文章

    649

    瀏覽量

    144900
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    熱門PCB設(shè)計(jì)技術(shù)方案

    。優(yōu)秀的版圖設(shè)計(jì)可以節(jié)約生產(chǎn)成本,達(dá)到良好的電路性能和散熱性能。簡(jiǎn)單的版圖設(shè)計(jì)可以用手工實(shí)現(xiàn),復(fù)雜的版圖設(shè)計(jì)需要借助計(jì)算機(jī)輔助設(shè)計(jì)(CAD)實(shí)現(xiàn)。下列是由小編我精心找的熱門PCB設(shè)計(jì)技術(shù)方案,可以讓你
    發(fā)表于 12-16 13:55

    時(shí)序約束之時(shí)鐘約束

    vivado默認(rèn)計(jì)算所有時(shí)鐘之間的路徑,通過(guò)set_clock_groups命令可禁止在所標(biāo)識(shí)的時(shí)鐘之間以及一個(gè)時(shí)鐘內(nèi)的時(shí)鐘進(jìn)行時(shí)序分析。 1.異步時(shí)鐘約束聲明兩時(shí)鐘
    發(fā)表于 09-21 12:40

    Vivado在set_clock_groups之后無(wú)法應(yīng)用ASYNC_REG屬性

    “ASYNC_REG”屬性。當(dāng)我使用set_clock_groups強(qiáng)制Vivado不檢查這些路徑時(shí),我收到以下消息,表明它不能在同一個(gè)SLICE上放置兩個(gè)FF!我不明白為什么?[約束18-1079]注冊(cè)
    發(fā)表于 11-05 11:31

    PCB設(shè)計(jì)教程:Altium中怎么移除死銅(包括正片的和負(fù)片的)

    PCB設(shè)計(jì)教程:Altium中怎么移除死銅(包括正片的和負(fù)片的)正片、在銅皮屬性里將“Remove Dead Copper”的√去掉 負(fù)片、負(fù)片的銅皮都是自動(dòng)避讓,為了避免出現(xiàn)死銅和平面的割裂,應(yīng)該拉開孔與孔的間距,或者在下圖所
    發(fā)表于 11-07 09:51

    使用預(yù)測(cè)模型預(yù)測(cè)圖片出現(xiàn)錯(cuò)誤提示in_dims[1]:32 != filter_dims[1] * groups:3的解決方法

    PaddlePaddle在使用預(yù)測(cè)模型預(yù)測(cè)圖片的時(shí)候出現(xiàn)in_dims[1]32 != filter_dims[1]groups3錯(cuò)誤
    發(fā)表于 03-07 14:24

    hp8722d的數(shù)量是什么意思

    嗨,有人可以幫助我理解觸發(fā)器菜單中的選項(xiàng)*數(shù)*。我應(yīng)該這樣理解:數(shù)字操作點(diǎn)801.數(shù)= 5我將得到一個(gè)大小的測(cè)量數(shù)據(jù)(5 * 801 = 4005)謝謝你的幫助 以上來(lái)自于谷歌翻譯 以下為原文
    發(fā)表于 04-16 11:21

    OrCAD技術(shù)有助縮短PCB設(shè)計(jì)

    編輯器演變成的規(guī)則驅(qū)動(dòng)PCB設(shè)計(jì)編輯工具?! rCAD PCB Designer還包括自動(dòng)布線程序和設(shè)計(jì)輸入工具--SPECCTRA的OrCAD Capture。Capture為創(chuàng)建、編輯復(fù)雜、多層
    發(fā)表于 07-07 09:06

    Timing Groups and OFFSET Const

    Timing Groups and OFFSET Constraints: •Use the Constraints Editor to create groups of path
    發(fā)表于 01-11 08:55 ?4次下載

    什么是 Users and Groups

    什么是 Users and Groups         網(wǎng)絡(luò)操作系統(tǒng)為提供安全性,要求所有用戶必須在登錄時(shí)鍵入他們的用戶帳號(hào)名稱和密碼。用戶在確認(rèn)
    發(fā)表于 02-23 11:33 ?2671次閱讀

    什么是Users and groups (user priv

    什么是Users and groups (user privilege)  用戶和(用戶權(quán)限) Windows系統(tǒng)在啟動(dòng)時(shí)因?yàn)榘踩枰鴻z驗(yàn)計(jì)算機(jī)用戶。但多個(gè)用戶使用
    發(fā)表于 02-23 13:39 ?1098次閱讀

    傳統(tǒng)PCB設(shè)計(jì)技術(shù)與高速PCB設(shè)計(jì)技術(shù)的性能對(duì)比

    本演示將考察兩功能相同的PCB。一采用傳統(tǒng)的PCB設(shè)計(jì)技術(shù),另一使用高速
    的頭像 發(fā)表于 06-20 06:17 ?1905次閱讀

    PADS約束管理系統(tǒng)創(chuàng)建、審查和驗(yàn)證PCB設(shè)計(jì)約束

    墊標(biāo)準(zhǔn)+和墊專業(yè)使用的強(qiáng)大和易于使用的約束管理系統(tǒng)創(chuàng)建、評(píng)審和驗(yàn)證PCB設(shè)計(jì)約束。
    的頭像 發(fā)表于 11-04 07:02 ?1697次閱讀

    FPGA自動(dòng)符號(hào)生成節(jié)省PCB設(shè)計(jì)創(chuàng)建時(shí)間

    FPGA的I / O優(yōu)化提供了一個(gè)自動(dòng)化的FPGA符號(hào)生成過(guò)程集成的原理圖和PCB設(shè)計(jì),節(jié)省天的PCB設(shè)計(jì)創(chuàng)建時(shí)間的整體質(zhì)量和準(zhǔn)確性,同時(shí)增加你的原理圖符號(hào)。
    的頭像 發(fā)表于 10-16 07:06 ?2512次閱讀

    微軟宣布Office 365 Groups服務(wù)將更名為Microsoft 365 Groups

    2014年,微軟首次推出了Office 365 Groups服務(wù),在Office 365中提供跨應(yīng)用會(huì)員服務(wù)。通過(guò)Office 365 Groups,你可以選擇一你想合作的人,并輕松地為這些人設(shè)置一個(gè)資源集合。資源包括共享的O
    的頭像 發(fā)表于 04-14 10:23 ?3248次閱讀

    PCB技術(shù):Allegro中去除走線小方塊的方法

    走線出現(xiàn)小方塊的示意圖如下所示: 這種情況出現(xiàn)并不影響pcb生產(chǎn)以及布線的聯(lián)通性,只是影響美觀性能,去除的方法比較簡(jiǎn)單,這個(gè)是由模塊復(fù)用以后,沒有打散模塊引起的。將模塊的打散即可。操作如下: 首先
    的頭像 發(fā)表于 10-18 09:44 ?8544次閱讀