0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

射頻板疊層結(jié)構(gòu)及布線要求

Torex產(chǎn)品資訊 ? 來源:RFID世界網(wǎng) ? 2020-09-27 10:33 ? 次閱讀

01

射頻板疊層結(jié)構(gòu)

RF PCB單板的疊層結(jié)構(gòu)除了要考慮射頻信號線的阻抗以外,還需要考慮散熱、電流、器件、EMC、結(jié)構(gòu)和趨膚效應(yīng)等問題,通常我們在多層印制板分層及堆疊中遵徇以下一些基本原則: A) RF PCB的每層都大面積鋪地,沒有電源平面,RF布線層的上下相鄰兩層都應(yīng)該是地平面。 即使是數(shù)模混合板,數(shù)字部分可以存在電源平面,但是 RF 區(qū)仍然要滿足每層都大面積鋪地的要求。
B) 對RF雙面板來說,頂層為信號層,底層為地平面。 四層RF單板,頂層為信號層,第二層和第四層為地平面,第三層走電源、控制線。特殊情況在第三層可以走一些RF 信號線。更多層的RF單板,以此類推。 C) 對于RF背板來說,上下兩表面層都是地面,為了減小過孔及連接器的引起的阻抗不連續(xù)性,第二、三、四、五層走數(shù)字信號。 而其它靠底面的帶狀線層都是 底面 信號層。同樣,RF 信號層上下相鄰兩層該是地面,每層都應(yīng)該大面積鋪地。
D) 對于大功率、大電流的射頻板應(yīng)該將RF 主鏈路放置到頂層并且用較寬的微帶線連接。 這樣有利于散熱和減小能量損耗,減少導(dǎo)線腐蝕誤差。
E) 數(shù)字部分的電源平面應(yīng)靠近接地平面,并且安排在接地平面之下。 這樣可以利用兩金屬平板間的電容作電源的平滑電容,同時接地平面還對電源平面上分布的輻射電流起到屏蔽作用。 具體疊層方法和平面分割要求可以參照EDA 設(shè)計部頒布的《20050818 印刷電路板設(shè)計規(guī)范——EMC 要求》,以網(wǎng)上標(biāo)準(zhǔn)為準(zhǔn)。

02

射頻板布線要求

2.1 轉(zhuǎn)角

射頻信號走線如果走直角,拐角處的有效線寬會增大,阻抗不連續(xù)而引起反射。故要對轉(zhuǎn)角進行處理,主要為切角和圓角兩種方法。 (1) 切角適用于比較小的彎角,切角的適用頻率可達(dá)10GHz。

(2) 圓弧角的半徑應(yīng)足夠大,一般來說,要保證:R>3W。

2.2 微帶線布線

PCB頂層走射頻信號,射頻信號下面的平面層必須是完整的接地平面,形成微帶線結(jié)構(gòu)。要保證微帶線的結(jié)構(gòu)完整性,有以下要求: (1) 微帶線兩邊的邊緣離下方地平面邊緣至少要有3W 寬度。且在3W 范圍內(nèi),不得有非接地的過孔。
(2) 微帶線至屏蔽壁距離應(yīng)保持為2W 以上。(注:W 為線寬)。
(3) 同層內(nèi)非耦合微帶線要做包地銅皮處理并在地銅皮上加地過孔,孔間距小于λ/20,均勻排列整齊。 地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離微帶線邊緣大于等于1.5W的寬度或者3H的寬度,H 表示微帶襯底介質(zhì)的厚度。
(4) 禁止 RF 信號走線跨第二層的地平面縫隙。

2.3 帶狀線布線

射頻信號有時要從PCB的中間層穿過,常見的為從第三層走,第二層和第四層必須是完整的接地平面,即偏心帶狀線結(jié)構(gòu)。應(yīng)保證帶狀線的結(jié)構(gòu)完整性須要求:
(1) 帶狀線兩邊的邊緣離上下地平面邊緣至少3W寬度,且在3W范圍內(nèi),不得有非接地的過孔。
(2) 禁止RF帶狀線跨上下層的地平面縫隙。
(3) 同層內(nèi)帶狀線要做包地銅皮處理并在地銅皮上加地過孔,孔間距小于λ/20,均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。 建議包地銅皮邊緣離帶狀線邊緣大于等于1.5W的寬度或者3H的寬度,H 表示帶狀線上下介質(zhì)層總厚度。
(4) 如果帶狀線要傳輸大功率信號,為了避免50歐姆線寬過細(xì),通常要將帶狀線區(qū)域的上下兩個參考平面的銅皮做挖空處理,挖空寬度為帶狀線的總介質(zhì)厚度的5倍以上,如果線寬仍然達(dá)不到要求,則再將上下相鄰的第二層參考面挖空。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 連接器
    +關(guān)注

    關(guān)注

    98

    文章

    13845

    瀏覽量

    135092
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    750

    瀏覽量

    84235
  • 射頻板
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    6640

原文標(biāo)題:細(xì)數(shù)射頻板疊層結(jié)構(gòu)以及布線要求

文章出處:【微信號:gh_454737165c13,微信公眾號:Torex產(chǎn)品資訊】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    一文詳解九PCB結(jié)構(gòu)

    PCB電路是一種多層電路,具有復(fù)雜的結(jié)構(gòu)和高性能特點。今天捷多邦就與大家一起拆解九
    的頭像 發(fā)表于 07-26 14:49 ?255次閱讀

    一文讓你了解PCB六布局

    是電路設(shè)計中的重要環(huán)節(jié),這種結(jié)構(gòu)可以有效地減少信號串?dāng)_和電磁干擾,提高電路的性能,也直接影響到電路
    的頭像 發(fā)表于 07-23 11:36 ?594次閱讀

    ROGERS高頻阻抗設(shè)計要求有哪些?

    為何4 ROGERS高頻阻抗設(shè)計需要用到如下圖? 正常4在壓合的時候是使用2/3
    的頭像 發(fā)表于 05-24 18:33 ?1767次閱讀
    ROGERS高頻<b class='flag-5'>板</b>阻抗設(shè)計<b class='flag-5'>要求</b>有哪些?

    鈣鈦礦電池:Topcon與HJT底電池性能對比研究

    異質(zhì)結(jié)電池結(jié)構(gòu)相比Topcon 電池本身更適合: 因為鈣礦電池與異質(zhì)結(jié)電池進行,異質(zhì)結(jié)電池表面本身就是 TCO,異質(zhì)結(jié)電池的產(chǎn)線無需
    發(fā)表于 03-27 10:42 ?1217次閱讀
    鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池:Topcon與HJT底電池性能對比研究

    PCB設(shè)計示例詳解

    對于兩來說,由于板層數(shù)量少,已經(jīng)不存在的問題??刂艵MI輻射主要從布線和布局來考慮;單層
    發(fā)表于 01-03 15:06 ?278次閱讀

    各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)設(shè)計

    今天畫了幾張多層PCB電路內(nèi)部結(jié)構(gòu)圖,用立體圖形展示各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)。
    發(fā)表于 01-02 10:10 ?667次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結(jié)構(gòu)</b>的PCB圖內(nèi)部架構(gòu)設(shè)計

    DDR電路的與阻抗設(shè)計!

    在8通孔設(shè)計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bo
    發(fā)表于 12-25 13:48

    DDR電路的與阻抗設(shè)計

    在8通孔設(shè)計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bo
    發(fā)表于 12-25 13:46

    怎樣通過安排來減少EMI問題?

    怎樣通過安排來減少EMI問題? 通過合理安排結(jié)構(gòu)可以顯著減少電磁干擾(EMI)問題。在本文中,我們將詳細(xì)探討
    的頭像 發(fā)表于 11-24 14:44 ?530次閱讀

    PCB設(shè)計的排布原則和常用層疊結(jié)構(gòu)知識

    確定多層PCB的層疊結(jié)構(gòu)需要考慮較多的因素。從布線方面來說,層數(shù)越多越利于布線,但是制成本和難度也會隨之增加。對于生產(chǎn)廠家來說,層疊
    發(fā)表于 11-22 15:29 ?715次閱讀

    PCBA電路經(jīng)典設(shè)計多為偶數(shù)的原因

    在smt貼片工廠中從設(shè)計的PCB可以發(fā)現(xiàn),經(jīng)典的設(shè)計幾乎都是偶數(shù)而不是奇數(shù)。這種現(xiàn)象
    的頭像 發(fā)表于 11-08 10:07 ?429次閱讀

    6PCB設(shè)計指南

    布線。如果您以前從未使用過6電路,或者遇到過難以解決的此類EMI問題,請繼續(xù)閱讀以了解一些6
    發(fā)表于 10-16 15:24 ?2013次閱讀
    6<b class='flag-5'>層</b>PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計指南

    pcb線路如何布線才好

    pcb線路如何布線
    的頭像 發(fā)表于 10-12 10:41 ?1939次閱讀

    如何正確的對PCB進行構(gòu)建

    確保信號完整性的情況下布線就會容易得多,并且可以抑制或防止許多更簡單的EMI問題。 為了幫助設(shè)計人員更快地設(shè)計和構(gòu)建支持所需布線和信號完整性的高速,我們?yōu)椴煌悇e的高速
    的頭像 發(fā)表于 10-05 16:12 ?838次閱讀
    如何正確的對PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>進行構(gòu)建

    射頻與數(shù)?;旌项惛咚貾CB設(shè)計

    的特殊結(jié)構(gòu)特性阻抗的控制 射頻PCB與數(shù)模混合類PCB的布線規(guī)則和技巧射頻PCB與數(shù)?;旌项?/div>
    發(fā)表于 09-27 07:54