0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DFM用于PCB設(shè)計(jì)的提示

PCB打樣 ? 2020-09-28 19:06 ? 次閱讀

印刷電路板設(shè)計(jì)師應(yīng)對(duì)一系列挑戰(zhàn),包括電氣,功能,機(jī)械,生產(chǎn),質(zhì)量和價(jià)格。為避免一些常見(jiàn)問(wèn)題,還應(yīng)將可制造性設(shè)計(jì)DFM)的考慮因素納入設(shè)計(jì)過(guò)程。下面討論了一些最常見(jiàn)的DFM問(wèn)題以及一些其他注意事項(xiàng)。

足跡幾何

嘗試參考基于IPC的標(biāo)準(zhǔn)封裝設(shè)計(jì)或制造商建議的封裝,以確保可以正確放置和焊接組件。

元件選擇和放置位置

當(dāng)設(shè)計(jì)人員嘗試使新設(shè)計(jì)中的通孔(THT)組件最小化時(shí)。最好將它們?nèi)糠胖迷陔娐钒宓囊粋?cè)。這樣可以進(jìn)行波峰焊接,并避免了更昂貴的選擇性焊接過(guò)程。

SMD組件的連接方向

如果可能,請(qǐng)避免在SMD組件中,附近或下方連接2個(gè)SMD焊盤(pán),因?yàn)檫@可能會(huì)在測(cè)試或檢查過(guò)程中引起問(wèn)題。在自動(dòng)光學(xué)檢查(AOI)期間,攝像機(jī)可能無(wú)法檢測(cè)到短路,因?yàn)轭A(yù)期的連接可能會(huì)干擾。

元件焊盤(pán)的平衡或均勻連接

SMD組件(尤其是小型組件,如0402、0201等)的統(tǒng)一連接對(duì)于避免“墓碑”至關(guān)重要。這是指組件在回流期間部分或完全從PCB板的表面抬起。與BGA焊盤(pán)的均勻連接對(duì)于確??煽康暮附咏Y(jié)果也至關(guān)重要,否則可能會(huì)增加測(cè)試,檢查和維修的成本。

通孔/ SMD焊盤(pán)

避免在焊盤(pán)上添加過(guò)孔的常見(jiàn)錯(cuò)誤,因?yàn)檫^(guò)孔會(huì)導(dǎo)致焊接過(guò)程中的弱焊點(diǎn)和電路損壞。

銅分布

從較高密度的銅區(qū)域絞合或隔離一條細(xì)線會(huì)在銅蝕刻過(guò)程中造成更大的困難,因此要盡可能地保持銅的分布均勻,以提高加工效率和成品率。

通孔或?qū)悠?/span>

與所有制造過(guò)程一樣,PCB制造在每個(gè)過(guò)程中都有固有的公差。通常,印刷電路板制造商會(huì)以堆疊或成組的方式鉆孔PCB,而不是逐個(gè)排序。為了提高工藝良率并降低成本,請(qǐng)考慮最小的環(huán)形尺寸或墊片幾何形狀(淚珠或圓形),以通過(guò)補(bǔ)償工藝公差使產(chǎn)品更堅(jiān)固耐用并提高良率。

阻焊膜

為避免兩個(gè)焊盤(pán)之間的掩模跳動(dòng),請(qǐng)保持兩個(gè)特征之間的最小距離為75 μm3密耳),以確保完全填充掩模。

通過(guò)焊盤(pán)未連接

PCB制造商可通過(guò)焊盤(pán)去除未連接或未使用的內(nèi)層,從而保留鉆具壽命。從電氣角度來(lái)看,這可能對(duì)最終產(chǎn)品沒(méi)有影響,但是如果設(shè)計(jì)人員不希望將其卸下,則最好在設(shè)計(jì)或制造圖紙/規(guī)格中注明。

孔尺寸公差

指定孔尺寸的公差,以確保適當(dāng)?shù)腻兺祝?/span>PTH)組件配合,并明確說(shuō)明制造要求。組件數(shù)據(jù)表列出了正負(fù)公差,以適應(yīng)老化,磨損,溫度,鍍層材料,機(jī)械加工等方面的變化。鉆孔時(shí),鉆頭會(huì)磨損或可能在孔中輕微振動(dòng),從而導(dǎo)致孔稍大。然后鍍上孔,并且批次之間或板上的位置可能會(huì)有厚度變化。滿(mǎn)足所有這些因素的一個(gè)好的經(jīng)驗(yàn)法則是使您的鉆孔比零件引線直徑大0.007英寸,以適應(yīng)所有公差,鉆頭磨損/擺動(dòng),

DFM問(wèn)題為成功的產(chǎn)品設(shè)計(jì)提出了另一組挑戰(zhàn)和機(jī)遇。遵循以上提示將改善放置,堆疊和遮罩的效果,以幫助您實(shí)現(xiàn)所需的目標(biāo)。讓我們經(jīng)驗(yàn)豐富的工程師和設(shè)計(jì)師團(tuán)隊(duì)為您解決這些或其他問(wèn)題,以幫助您實(shí)現(xiàn)產(chǎn)品目標(biāo)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 印制電路板
    +關(guān)注

    關(guān)注

    14

    文章

    947

    瀏覽量

    40517
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4648

    瀏覽量

    84562
  • PCB打樣
    +關(guān)注

    關(guān)注

    17

    文章

    2968

    瀏覽量

    21562
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3492

    瀏覽量

    4189
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何將TRIZ應(yīng)用于PCB設(shè)計(jì)的優(yōu)化階段?

    隨著技術(shù)的不斷進(jìn)步和市場(chǎng)競(jìng)爭(zhēng)的日益激烈,如何高效、創(chuàng)新地優(yōu)化PCB設(shè)計(jì),以降低成本、提升性能、縮短上市周期,成為了工程師們共同面臨的挑戰(zhàn)。TRIZ(Theory of Inventive
    的頭像 發(fā)表于 09-04 16:40 ?130次閱讀

    pcb設(shè)計(jì)中如何設(shè)置坐標(biāo)原點(diǎn)

    PCB設(shè)計(jì)中,坐標(biāo)原點(diǎn)是一個(gè)非常重要的概念,它決定了PCB布局的起始位置和方向。 一、坐標(biāo)原點(diǎn)的定義 坐標(biāo)原點(diǎn)的概念 在PCB設(shè)計(jì)中,坐標(biāo)原點(diǎn)是一個(gè)參考點(diǎn),用于確定
    的頭像 發(fā)表于 09-02 14:45 ?412次閱讀

    PCB設(shè)計(jì)PCB制板的緊密關(guān)系

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)PCB制板有什么關(guān)系?PCB設(shè)計(jì)PCB制板的關(guān)系。PCB設(shè)計(jì)和制板是
    的頭像 發(fā)表于 08-12 10:04 ?292次閱讀

    電路仿真和PCB設(shè)計(jì)軟件

    制造前滿(mǎn)足性能和操作目標(biāo)。PSpice仿真工具和OrCADXPCB設(shè)計(jì)軟件是Cadence工具套件的兩個(gè)組成部分,用于設(shè)計(jì)和仿真電子電路和PCB。OrCADXCap
    的頭像 發(fā)表于 07-13 08:12 ?1365次閱讀
    電路仿真和<b class='flag-5'>PCB設(shè)計(jì)</b>軟件

    原來(lái)手機(jī)SIM卡的PCB設(shè)計(jì)是這樣的!

    使用不同的布線層來(lái)放置其他信號(hào)線 。 05、內(nèi)層走線 在PCB設(shè)計(jì)中,通常建議將內(nèi)層用于布線。因此,為了減少外部干擾對(duì)SIM卡信號(hào)的影響,建議 將SIM卡的走線盡可能地設(shè)計(jì)在內(nèi)層 。 06、電容放置
    發(fā)表于 07-09 10:29

    PCB設(shè)計(jì)中的常見(jiàn)問(wèn)題有哪些?

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)中的常見(jiàn)問(wèn)題有哪些?PCB設(shè)計(jì)布局時(shí)容易出現(xiàn)的五大常見(jiàn)問(wèn)題。在電子產(chǎn)品的開(kāi)發(fā)過(guò)程中,PCB(Printed Circuit Board,印刷電路
    的頭像 發(fā)表于 05-23 09:13 ?588次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中的常見(jiàn)問(wèn)題有哪些?

    多層pcb設(shè)計(jì)如何過(guò)孔的原理

    一站式PCBA智造廠家今天為大家講講如何實(shí)現(xiàn)多層PCB的過(guò)孔?多層pcb設(shè)計(jì)過(guò)孔的方法。在現(xiàn)代電子行業(yè)中,多層PCB設(shè)計(jì)已經(jīng)成為常見(jiàn)且重要的技術(shù)。多層PCB不僅可以提供更高的電路密度,
    的頭像 發(fā)表于 04-15 11:14 ?695次閱讀

    什么是PCB扇孔,PCB設(shè)計(jì)中對(duì)PCB扇孔有哪些要求

    的要求。 ? 什么是PCB扇孔? PCB扇孔:PCB設(shè)計(jì)中的一個(gè)術(shù)語(yǔ),這個(gè)是一個(gè)動(dòng)作,通俗的理解就是拉線打孔。 PCB設(shè)計(jì)中對(duì)PCB扇孔的要
    的頭像 發(fā)表于 04-08 09:19 ?833次閱讀

    PCB設(shè)計(jì)軟件有哪些 pcb設(shè)計(jì)軟件哪個(gè)好用

    Altium Designer是一款功能強(qiáng)大的PCB設(shè)計(jì)軟件,被廣泛地應(yīng)用于電子工程領(lǐng)域。它提供了完整的設(shè)計(jì)流程,包括原理圖設(shè)計(jì)、元件布局、線路布線和制造輸出等。它的用戶(hù)界面友好,易于上手,同時(shí)也提供了豐富的封裝和元件庫(kù)。此外,Altium Designer還集成了仿真
    的頭像 發(fā)表于 02-02 14:05 ?3927次閱讀

    隱藏在PCB設(shè)計(jì)中的七個(gè)DFM問(wèn)題

    憑借多年的行業(yè)經(jīng)驗(yàn),我們總結(jié)了7大妨礙PCB可制造性的主要DFM問(wèn)題。雖然以下列出的部分內(nèi)容是設(shè)計(jì)方面的實(shí)踐,但還有一些是由制作/制造廠提出的問(wèn)題。通過(guò)在項(xiàng)目的設(shè)計(jì)階段解決這些問(wèn)題,我們將能夠在產(chǎn)品到達(dá)工廠之前糾正任何可能出現(xiàn)的DFM
    發(fā)表于 01-02 15:44 ?512次閱讀
    隱藏在<b class='flag-5'>PCB設(shè)計(jì)</b>中的七個(gè)<b class='flag-5'>DFM</b>問(wèn)題

    PCB設(shè)計(jì)之高速電路

    PCB設(shè)計(jì)之高速電路
    的頭像 發(fā)表于 12-05 14:26 ?663次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>之高速電路

    FSPI的PCB設(shè)計(jì)

    FSPI的PCB設(shè)計(jì)
    的頭像 發(fā)表于 11-23 09:04 ?506次閱讀
    FSPI的<b class='flag-5'>PCB設(shè)計(jì)</b>

    DFM技術(shù)在PCB設(shè)計(jì)中的應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《DFM技術(shù)在PCB設(shè)計(jì)中的應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 10-20 11:41 ?0次下載
    <b class='flag-5'>DFM</b>技術(shù)在<b class='flag-5'>PCB設(shè)計(jì)</b>中的應(yīng)用

    PCB設(shè)計(jì)丨SATA硬件驅(qū)動(dòng)器接口的可制造性問(wèn)題詳解

    ,其+12V腳(即后三腳)通常是懸空的,不能直接連接到電源適配器或電源插板上。 三、SATA接口PCB設(shè)計(jì) 1、差分阻抗 SATA差分對(duì)的差分阻抗必須為100歐姆,如果阻抗不匹配,會(huì)導(dǎo)致信號(hào)傳輸
    發(fā)表于 10-09 17:56

    射頻與數(shù)?;旌项?lèi)高速PCB設(shè)計(jì)

    的特殊疊層結(jié)構(gòu)特性阻抗的控制 射頻PCB與數(shù)模混合類(lèi)PCB的布線規(guī)則和技巧射頻PCB與數(shù)?;旌项?lèi)PCB布線完成后的收尾處理PCB板級(jí)的ESD
    發(fā)表于 09-27 07:54