SOC的高速數(shù)據(jù)流加密傳輸?shù)姆椒▽?shí)現(xiàn)（2）

來源：羅姆半導(dǎo)體社區(qū)

2．Pipe line數(shù)據(jù)處理

雖然采用高速的通訊接口和高速加密模塊，但是每一個(gè)數(shù)據(jù)包在完成接收、加密/解密、發(fā)送這三個(gè)步驟時(shí)，都會(huì)占用一定的時(shí)間，如果采用順序執(zhí)行，這類產(chǎn)品的速度要比沒有加密功能的產(chǎn)品降低很多。為再次提高加密傳輸速度，在數(shù)據(jù)加密傳輸?shù)倪^程中采用了Pipe line(流水線)的數(shù)據(jù)處理方式，可使處理速度再提高兩倍。

處理一個(gè)數(shù)據(jù)包時(shí)將整個(gè)過程分解為3個(gè)部分：接收、加/解密、發(fā)送。CPU在每完成一步時(shí)僅對(duì)這3個(gè)模塊進(jìn)行控制，不做數(shù)據(jù)處理。當(dāng)大批數(shù)據(jù)需要處理時(shí)，每個(gè)時(shí)間周期內(nèi)可同時(shí)完成3個(gè)數(shù)據(jù)包中的其中一個(gè)步驟，即平均一個(gè)時(shí)間周期處理一個(gè)數(shù)據(jù)包，該時(shí)間周期即為Pipe line周期。但在一個(gè)周期內(nèi)必須保證3個(gè)步驟全部執(zhí)行完畢，CPU才可以對(duì)這3個(gè)模塊進(jìn)行控制。

在此過程中，如果3個(gè)階段的處理時(shí)間相近，處理周期明顯減少為原來的1/3左右，一個(gè)周期處理一個(gè)數(shù)據(jù)包，速度提高2倍。CPU僅承擔(dān)控制的任務(wù)，并不負(fù)責(zé)數(shù)據(jù)的搬運(yùn)，程序量非常少，這樣便大大減少了CPU執(zhí)行程序所占用的時(shí)間。

3．?dāng)?shù)據(jù)存儲(chǔ)域的切換

如何保證一個(gè)處理周期內(nèi)可同時(shí)對(duì)3個(gè)數(shù)據(jù)包分別處理呢？本文采用了數(shù)據(jù)存儲(chǔ)域切換的方法。每個(gè)功能模塊分別對(duì)應(yīng)一個(gè)RAM模塊，在第n個(gè)周期，接收明/密文并存放在RAM1內(nèi)；在第n+1個(gè)周期，將RAM1切換對(duì)應(yīng)到加/解密模塊，將RAM1中的數(shù)據(jù)包加/解密；在第n+2個(gè)周期，將RAM1切換對(duì)應(yīng)到發(fā)送模塊，并將RAM1中的密/明文發(fā)送出去，完成同一個(gè)數(shù)據(jù)包的處理過程。

為實(shí)現(xiàn)Pipe Line的流水線工作方式，在同一個(gè)周期內(nèi)，同時(shí)處理3個(gè)數(shù)據(jù)包。在第n個(gè)周期接收數(shù)據(jù)到RAM1，加/解密RAM2中的數(shù)據(jù),并同時(shí)將RAM3中的數(shù)據(jù)發(fā)送出去；在第n+1個(gè)周期中，RAM1切換到加/解密模塊，RAM2切換到發(fā)送模塊，而RAM3切換到接收模塊，這3個(gè)功能模塊再分別對(duì)相應(yīng)的數(shù)據(jù)進(jìn)行處理，以保證平均一個(gè)處理周期處理一個(gè)數(shù)據(jù)包，實(shí)現(xiàn)pipeline的流水線工作方式。

該實(shí)現(xiàn)方法借鑒了CPU執(zhí)行指令時(shí)流水線作業(yè)的方式，并使用2個(gè)高速的通訊接口，從而保證數(shù)據(jù)流上的每一時(shí)刻每一個(gè)模塊都在工作。這種方法可以最大限度地利用所有模塊資源，大大提高數(shù)據(jù)流加密的速度，使實(shí)時(shí)加密通訊和高速加密存儲(chǔ)成為可能。

技術(shù)亮點(diǎn)

高速數(shù)據(jù)流加密的實(shí)現(xiàn)方法有下面幾個(gè)技術(shù)亮點(diǎn)，可滿足實(shí)時(shí)、高速、安全的需求。

(1)加/解密和數(shù)據(jù)傳輸完全由芯片實(shí)現(xiàn)，依靠的代碼量非常少，硬件實(shí)現(xiàn)比軟件實(shí)現(xiàn)的速度要快十幾倍甚至幾十倍。

(2)在SOC內(nèi)部采用Pipe line的流水線架構(gòu)，使得在同一個(gè)周期內(nèi)并行執(zhí)行3個(gè)模塊，同時(shí)完成3個(gè)任務(wù)，大大縮短了一個(gè)數(shù)據(jù)包的平均處理時(shí)間。

(3)改變了CPU傳統(tǒng)的管理方式，其僅作為加密模塊和通訊接口的控制端，而不在數(shù)據(jù)搬運(yùn)的通路上，避免因CPU執(zhí)行冗長(zhǎng)的代碼時(shí)占用過多的時(shí)間。

(4)2個(gè)高速的通訊接口使接收和發(fā)送分開，同一時(shí)間可以接收一個(gè)數(shù)據(jù)包并發(fā)送另外一個(gè)數(shù)據(jù)包。

(5)內(nèi)部集成高速的高安全度的加密算法，使數(shù)據(jù)以密文的形式在通路上出現(xiàn)，保證數(shù)據(jù)的安全。

通過實(shí)際檢測(cè)并將該方法與傳統(tǒng)加密方法進(jìn)行對(duì)比測(cè)試，可明顯看出采用此方法實(shí)現(xiàn)的數(shù)據(jù)流加密，其速度比傳統(tǒng)的方法提高了50倍甚至更高，有效解決了在通訊、移動(dòng)存儲(chǔ)中加入安全度高的加密算法后速度明顯降低的問題，為實(shí)現(xiàn)高速數(shù)據(jù)流加密、高安全性的加密存儲(chǔ)設(shè)備以及安全通訊設(shè)備提供了可靠的硬件和技術(shù)保障。

審核編輯黃昊宇