0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

語音處理系統(tǒng)中周期性沖激噪聲及其消除

454398 ? 來源:羅姆半導(dǎo)體社區(qū) ? 作者:羅姆半導(dǎo)體社區(qū) ? 2023-02-02 17:47 ? 次閱讀

來源:羅姆半導(dǎo)體社區(qū)

隨著語音信號數(shù)字處理技術(shù)的發(fā)展,人們逐漸大量地以微處理器(如DSP芯片單片機)為核心構(gòu)造語音處理系統(tǒng);同時,由之引發(fā)的語音處理系統(tǒng)的噪聲問題越來越突出,成為人們關(guān)注的一個重要課題.系統(tǒng)背景噪聲不但嚴重影響人們對語音系統(tǒng)的接受,對語音處理往往也會造成損傷,直接給語音系統(tǒng)的語音質(zhì)量帶來不良后果.

一般應(yīng)用較為廣泛的抗噪措施包括:互補式動態(tài)壓括降噪、非互補式動態(tài)壓括降噪、濾波降噪、電源處理降噪、軟件處理降噪等.對語音處理系統(tǒng)而言,不是所有的降噪系統(tǒng)在所有情況下效果都良好,例如,有些全聲頻段的降噪系統(tǒng)(杜比C就是其中的一種),反而對低頻段的噪聲消除很不得力.因此,我們應(yīng)針對語音處理系統(tǒng)的具體情況,有的放矢地進行噪聲分析以找出消除方法.

系統(tǒng)噪聲消除,首要問題在于找出存在的或隱含潛在的主要噪聲源,然后設(shè)法消除該噪聲源,這是治本的方法.對于噪聲來源不很明確或不好解決的情況,則應(yīng)分析噪聲特性,采用相應(yīng)措施降低噪聲,提高系統(tǒng)最終信噪比,這是治標的方法.

目前的語音處理系統(tǒng)一般應(yīng)用微處理器處理語音數(shù)據(jù),其基本系統(tǒng)包含兩個模塊:模擬模塊和數(shù)字模塊.這種結(jié)構(gòu)使帶微處理器的語音系統(tǒng)的噪聲問題具有一定的特殊性.事實上,數(shù)字模塊工作所引發(fā)的周期性沖激噪聲,是語音系統(tǒng)噪聲的一個重要來源.

克服這種周期性沖激噪聲可以在不同層次上采取措施.該噪聲是以電源通道為傳播途徑的,對電源的處理應(yīng)放在首要位置,這就是前面所說的“治本”;而“治標”也不能忽視,因為電源一般并不可能處理得盡善盡美.為減小已經(jīng)混入了待處理語音數(shù)據(jù)中的沖激噪聲的影響,可以采用數(shù)字中值濾波或LOR濾波.在信號最終的輸出端,采用模擬的窄帶濾波降噪以及動態(tài)降噪,可以收到很好的效果.

下面通過對一種具體語音處理系統(tǒng)樣機的實驗和理論分析,討論這一具有普遍意義的問題.

帶微處理器語音系統(tǒng)的沖激噪聲

帶微處理器的語音系統(tǒng)的噪聲源中,周期性沖激噪聲是具有共性的一項.沖激噪聲來自兩方面,其一為TTL邏輯電路引發(fā)的小浪涌沖激電流,其二為微處理器數(shù)據(jù)傳輸?shù)拇罄擞繘_激電流.

1.1 TTL邏輯電路引發(fā)的小浪涌噪聲分析

一般的數(shù)字系統(tǒng),主要由TTL邏輯電路構(gòu)成.在TTL電路中,局部電流狀態(tài)取決于器件的邏輯狀態(tài)、外接負載電阻電容以及輸出瞬時導(dǎo)通等因素,輸出電壓從低電平到高電平轉(zhuǎn)換時將產(chǎn)生較大的瞬態(tài)電流值,就是這種情況;特別地,高速TTL電路的浪涌電流因其持續(xù)時間較短而具有更大值.大多數(shù)情況下,負載電容充放電引起的浪涌電流比其他因素產(chǎn)生的浪涌電流對電源的影響大得多.因此,對設(shè)計者而言,主要應(yīng)控制負載電容,在電路布線時應(yīng)盡量減少不必要的散雜電容.

語音處理系統(tǒng)中的周期性沖激噪聲及其消除

當(dāng)然,由于大量TTL微電路一般并不可能恰好協(xié)調(diào)一致,從而導(dǎo)致局部浪涌電流匯聚為大的沖激電流,所以TTL邏輯電路引發(fā)的散布的小浪涌沖激電流的影響并不很大,可以通過加濾波電容的方法濾除(下面將具體描述).但是,這可以作為其他沖激電流的基礎(chǔ)原理模型.

1.2 微處理器數(shù)據(jù)傳輸引發(fā)的周期性沖激噪聲

帶微處理器的語音系統(tǒng)一般都涉及數(shù)據(jù)傳輸,數(shù)據(jù)傳輸可能引發(fā)強大的沖激電流,并由數(shù)據(jù)傳輸?shù)闹芷谛远憩F(xiàn)為周期性沖激電流,如果處理不當(dāng),可能形成周期性沖激噪聲.下面以一種具體語音處理系統(tǒng)性能樣機的實驗分析為例討論.

該語音處理系統(tǒng)采用現(xiàn)代DSP芯片為微處理器,配備了SRAM為外置存儲器,系統(tǒng)帶A/D采集器,語音信號經(jīng)A/D之前先經(jīng)過預(yù)放大.系統(tǒng)的語音采樣頻率為標準的8kHz,采取兩種工作模式,一種是以語音信號單樣點為單位的樣點處理模式,另一種是以128個語音信號樣點(16ms語音)為一幀來傳輸處理語音的幀處理模式.

測量該語音系統(tǒng)的背景噪聲分布,噪聲由兩部分組成,其一為常規(guī)的白噪聲,其二為明顯的周期性沖激噪聲.從以上實際測量的背景噪聲的波形及其數(shù)據(jù)中可知,本語音處理系統(tǒng)性能樣機中沖激噪聲起主要影響,且與系統(tǒng)數(shù)據(jù)傳輸關(guān)系極其密切.首先,系統(tǒng)工作在樣點處理模式下時,微處理器的數(shù)據(jù)傳輸以語音信號單樣點為單位,因而沖激噪聲的周期為1/8000s=0.125ms;工作在幀處理模式下時,數(shù)據(jù)傳輸以幀為單位,一幀含語音樣點128個,因而沖激噪聲的周期為1/8000×128s=16ms.實際測量值就是所分析的數(shù)值.其次,觀察不同處理模式下VIF和VGF的大小,可以發(fā)現(xiàn),SRAM芯片處的背景噪聲(特別是沖激噪聲)的峰峰值最大.可以認為,污染系統(tǒng)電源的沖激噪聲主要由數(shù)據(jù)出入頻繁的SRAM區(qū)傳出.第三,系統(tǒng)幀處理模式下的噪聲一般比樣點處理模式下的相應(yīng)位置處的噪聲小.其原因在分析TTL邏輯電路引發(fā)的小浪涌噪聲中已經(jīng)提及,即高速處理引發(fā)的浪涌電流因其持續(xù)時間較短而具有更大值.

所以,微處理器數(shù)據(jù)傳輸所引發(fā)的周期性沖激噪聲,是帶微處理器的語音系統(tǒng)不可忽視的重要噪聲來源.

審核編輯黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19118

    瀏覽量

    228869
  • 芯片
    +關(guān)注

    關(guān)注

    453

    文章

    50254

    瀏覽量

    421130
  • 邏輯電路
    +關(guān)注

    關(guān)注

    13

    文章

    492

    瀏覽量

    42538
  • TTL
    TTL
    +關(guān)注

    關(guān)注

    7

    文章

    497

    瀏覽量

    70074
  • 信號
    +關(guān)注

    關(guān)注

    11

    文章

    2773

    瀏覽量

    76548
收藏 人收藏

    評論

    相關(guān)推薦

    周期性抖動例如電源上的抖動造成時鐘的Dj對 ENOB有影響嗎?如何計算這部分的影響?

    一般考量采樣時鐘抖動對ADC ENOB的影響都是用相位噪聲的隨機抖動Rj計算,想請教周期性抖動例如電源上的抖動造成時鐘的Dj對 ENOB有影響嗎?如何計算這部分的影響?
    發(fā)表于 11-13 08:15

    TLV320AIC3104采集Mic音頻周期性噪聲要怎么處理?

    我們項目CPU為DM385,音頻芯片為TLV320AIC3104 現(xiàn)在采集的音頻信號除了背景的底噪以外還有周期性的 嗒嗒噪聲,如下圖 采樣率:32000 16bit2聲道,附件是PCM數(shù)據(jù)
    發(fā)表于 10-25 08:26

    運用MSPM0的DMA和Event功能實現(xiàn)ADC多路周期性采樣

    電子發(fā)燒友網(wǎng)站提供《運用MSPM0的DMA和Event功能實現(xiàn)ADC多路周期性采樣.pdf》資料免費下載
    發(fā)表于 09-06 15:01 ?0次下載
    運用MSPM0的DMA和Event功能實現(xiàn)ADC多路<b class='flag-5'>周期性</b>采樣

    STM32F302 PWM波周期性漏波是什么原因造成的?

    其他中斷都屏蔽了 只留下TIM1發(fā)PWM波,但是波形有個周期性的缺口,沒找到啥原因,有大佬有碰到類似的情況嗎?
    發(fā)表于 03-20 07:57

    數(shù)字圖像處理系統(tǒng)及應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《數(shù)字圖像處理系統(tǒng)及應(yīng)用.pdf》資料免費下載
    發(fā)表于 02-23 14:49 ?0次下載

    晶振在視覺處理系統(tǒng)的運作及作用

    在現(xiàn)代視覺處理系統(tǒng),晶振(晶體振蕩器)發(fā)揮著關(guān)鍵作用,通過提供精確、穩(wěn)定的時鐘信號,協(xié)調(diào)各個組件的操作,確保系統(tǒng)的正常運行。
    的頭像 發(fā)表于 01-11 15:00 ?341次閱讀
    晶振在視覺<b class='flag-5'>處理系統(tǒng)</b><b class='flag-5'>中</b>的運作及作用

    ADF4002的工作極性如何通過硬件進行周期性的控制切換?

    ADF4002的工作極性如何通過硬件進行周期性的控制切換?
    發(fā)表于 01-03 10:27

    AD2S1205在與旋變匹配時,LOT周期性出現(xiàn)故障信號的原因?

    您好,在與旋變匹配時,LOS、DOS未出現(xiàn)故障,但是LOT周期性出現(xiàn)故障信號?請問LOT故障具體由什么原因產(chǎn)生?有什么解決方案?
    發(fā)表于 12-15 07:13

    ad9680 JESD204B接口rx_sync信號同步和失鎖周期性出現(xiàn)怎么解決?

    ,然后又拉低失鎖一個SYSREF時鐘周期,之后rx_sync信號同步和失鎖周期性出現(xiàn)。 求助各位前輩,這個問題怎么解決?
    發(fā)表于 12-12 08:03

    使用AD7667采集鋸齒波信號,經(jīng)過線性擬合后發(fā)現(xiàn)鋸齒波有周期性噪聲波動是為什么?

    第一次使用AD7667采集信號,電路按照ADI官網(wǎng)上提供的推薦電路,采集信號后做線性擬合,發(fā)現(xiàn)白噪聲降下去后就會出現(xiàn)一定周期性噪聲波動,為了對比,使用信號發(fā)生器模擬產(chǎn)生相同的信號送到該AD中一樣會出現(xiàn)這樣的
    發(fā)表于 12-11 06:14

    AD9144 /9136SYNC~信號周期性拉低和沒有模擬輸出的問題如何解決?

    已鎖定,查詢470和471寄存器,其值為FF,說明已經(jīng)達到Code Group sync和Frame sync,但是472寄存器為0,說明有checksum錯,且SYNC~信號會周期性拉低(每16個
    發(fā)表于 12-08 06:00

    AD9629的2路輸出數(shù)據(jù)和時鐘都是周期性的有無是怎么回事?

    AD9629的2路輸出數(shù)據(jù)和時鐘都是周期性的有無,真是見鬼了。 這個可能是哪方面的問題?硬件和SP配置也查了很長時間了,這個錯誤是哪方面的錯誤引起的?多謝。
    發(fā)表于 12-01 07:22

    模擬信號上疊加的干擾噪聲,可以用限幅的方法予以消除?

    模擬信號上疊加的干擾噪聲,可以用限幅的方法予以消除? 限幅是一種常用的信號處理方法,在模擬信號疊加的干擾噪聲
    的頭像 發(fā)表于 11-20 16:36 ?986次閱讀

    請問ADA4817的間歇周期性噪聲該怎么解決?

    各位大俠你們好。我想請教一個問題。我在使用ADA48417做TIA的時候,總是在輸出信號測量到周期性出現(xiàn)的噪聲信號。無論如何調(diào)整R3與C4的大?。ㄖ饕{(diào)整C4),這樣的噪聲總是存在并
    發(fā)表于 11-17 13:47

    AD598激勵頻率不穩(wěn)定,呈周期性上升下降變化怎么解決?

    用AD598測出的激勵信號的激勵電壓不穩(wěn)定輸出,激勵頻率也不穩(wěn)定,改變控制激勵頻率的C1電容,激勵頻率依舊不穩(wěn)定,呈周期性上升下降,請問相關(guān)人士幫忙解答一下哈,謝謝了。
    發(fā)表于 11-17 08:13