0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

你必須了解的AXI總線詳解

OpenFPGA ? 來源:OpenFPGA ? 作者:OpenFPGA ? 2020-10-09 18:05 ? 次閱讀

不同類型的DMA

GPIO

PL general purpose AXI

GP AXI utlilizing PS DMAC

High performance w/DMA

ACP w/DMA

幾種DMA的總結(jié)

ZYNQ中不同應(yīng)用的DMA 幾個(gè)常用的 AXI 接口 IP 的功能(上面已經(jīng)提到): AXI-DMA:實(shí)現(xiàn)從 PS 內(nèi)存到 PL 高速傳輸高速通道 AXI-HP<---->AXI-Stream 的轉(zhuǎn)換 AXI-FIFO-MM2S:實(shí)現(xiàn)從 PS 內(nèi)存到 PL 通用傳輸通道 AXI-GP<----->AXI-Stream 的轉(zhuǎn)換 AXI-Datamover:實(shí)現(xiàn)從 PS 內(nèi)存到 PL 高速傳輸高速通道 AXI-HP<---->AXI-Stream 的轉(zhuǎn)換,只不過這次是完全由 PL 控制的, PS 是完全被動(dòng)的。 AXI-VDMA:實(shí)現(xiàn)從 PS 內(nèi)存到 PL 高速傳輸高速通道 AXI-HP<---->AXI-Stream 的轉(zhuǎn)換,只不過是專門針對視頻、圖像等二維數(shù)據(jù)的。 AXI-CDMA:這個(gè)是由 PL 完成的將數(shù)據(jù)從內(nèi)存的一個(gè)位置搬移到另一個(gè)位置,無需 CPU 來插手。 涉及到DMA主要包括AXI Centralized DMA、AXI Video DMA和AXI DMA,詳細(xì)的描述及IP核如下圖所示:

圖4?39 幾種DMA應(yīng)用 具體的描述如下表: 表4?19 幾種應(yīng)用DMA描述

類型 接口名稱 數(shù)據(jù)位寬 接口類型 功能描述 關(guān)鍵特性
AXI Centralized DMA control 32 AXI4-lite slave CPU通過總線對DMA內(nèi)部的源地址寄存器、目的地址寄存器、控制寄存器、狀態(tài)寄存器和傳輸數(shù)據(jù)長度寄存器等進(jìn)行初始化。 a兼容總線AXI4、AXI4-lite接口協(xié)議; bAXI4數(shù)據(jù)寬度支持32、64、128、256、512、1024; cAXI4-Stream 數(shù)據(jù)寬度支持8、16、32、64、128、256、512、1024; d可選的數(shù)據(jù)重組引擎; e獨(dú)立且異步的數(shù)據(jù)通道操作; g可選S/G模式傳輸和普通模式傳輸; h可選存儲(chǔ)轉(zhuǎn)發(fā)。
Scatter/gather 32 AXI4 master 從系統(tǒng)內(nèi)存讀取和更新DMA傳輸數(shù)據(jù)的配置信息,根據(jù)配置信息初始化CDMA傳輸參數(shù),執(zhí)行S/G傳輸模式;它卸載了CPU控制傳輸,實(shí)現(xiàn)硬件自動(dòng)化。
data read 32、64、128、256、512、1024 AXI4 master 根據(jù)源地址從系統(tǒng)內(nèi)存中讀取數(shù)據(jù)。
data write 32、64、128、256、512、1024 AXI4 master 根據(jù)目的地址向系統(tǒng)內(nèi)存中寫入數(shù)據(jù)。
AXI Video DMA control 32 AXI4-lite slave 訪問VDMA內(nèi)部的寄存器,對DMA內(nèi)部的源地址寄存器、目的地址寄存器、控制寄存器、狀態(tài)寄存器和傳輸數(shù)據(jù)長度寄存器等進(jìn)行初始化。 a 高帶寬直接存儲(chǔ)的視頻數(shù)據(jù)流; b 具有二維DMA傳送操作; c 獨(dú)立且異步讀取和寫入通道操作; d 同步耦合幀緩沖區(qū); e 支持最大32幀緩沖區(qū); f 支持動(dòng)態(tài)時(shí)鐘頻率的變化; g 配置突發(fā)傳輸數(shù)據(jù)的大小與行緩沖區(qū)的深度; h 處理器可訪問的初始化、中斷、狀態(tài)和管理寄存器; i 兼容AXI4、AXI4-lite、AXI4-stream接口協(xié)議; j 可選的S/G傳輸模式和普通模式傳輸。
Scatter/gather 32 AXI4 master 從系統(tǒng)內(nèi)存讀取和更新DMA傳輸數(shù)據(jù)的配置信息,根據(jù)配置信息初始化VDMA傳輸參數(shù),執(zhí)行S/G傳輸模式;它卸載了CPU控制傳輸,實(shí)現(xiàn)硬件自動(dòng)化。
data memory mapped read(mm2s) 32、64、128、256、512、1024 AXI4 master 根據(jù)源地址從系統(tǒng)內(nèi)存中讀取數(shù)據(jù)。
data memory mapped write(s2mm) 32、64、128、256、512、1024 AXI4 master 根據(jù)目的地址向系統(tǒng)內(nèi)存中寫入數(shù)據(jù)。
data stream out 8、16、32、64、128、256、512、1024 AXI4-Stream master 從VDMA側(cè)到兼容AXI4-Stream流接口的數(shù)據(jù)傳輸;數(shù)據(jù)位寬必須不大于data memory mapped 數(shù)據(jù)的位寬。
data stream in 8、16、32、64、128、256、512、1024 AXI4-Stream slave 從兼容AXI4-Stream流接口到VDMA側(cè)的數(shù)據(jù)傳輸;數(shù)據(jù)位寬必須不大于data memory mapped 數(shù)據(jù)的位寬。
AXI DMA Control 32 AXI-lite Slave 訪問DMA內(nèi)部的寄存器,對DMA內(nèi)部的源地址寄存器、目的地址寄存器、控制寄存器、狀態(tài)寄存器和傳輸數(shù)據(jù)長度寄存器等進(jìn)行初始化。 a 兼容AXI4-lite AXI4、AXI4-Stream總線接口協(xié)議; b 可選的普通傳輸模式和S/G模式; c 數(shù)據(jù)寬度可至1024; d 可選AXI控制流和狀態(tài)流; e 兩通道是獨(dú)立、全雙工的。
AXI Memory Map Read Master 32、64、 128、 256、512、 1024 AXI4 Master 根據(jù)源地址從系統(tǒng)內(nèi)存中讀取數(shù)據(jù)。
AXI Memory Map write Master 32、64、 128、 256、512、 1024 AXI4 Master 根據(jù)目的地址向系統(tǒng)內(nèi)存中寫入數(shù)據(jù)。
Scatter/ Gather 32 AXI4 Master 從系統(tǒng)內(nèi)存讀取和更新DMA傳輸數(shù)據(jù)的配置信息,根據(jù)配置信息初始化DMA傳輸參數(shù),執(zhí)行S/G傳輸模式;它卸載了CPU控制傳輸,實(shí)現(xiàn)硬件自動(dòng)化。
Data Stream Out 32、64、 128、 256、512、 1024 AXI4- Stream Master 從DMA側(cè)到兼容AXI4-Stream流接口的數(shù)據(jù)傳輸;數(shù)據(jù)位寬必須不大于data memory mapped 數(shù)據(jù)的位寬。
Data Stream In 32、64、 128、 256、512、 1024 AXI4- Stream Slave 從兼容AXI4-Stream的流接口到DMA側(cè)的數(shù)據(jù)傳輸;數(shù)據(jù)位寬必須不大于data memory mapped 數(shù)據(jù)的位寬。
AXI Control Stream Master 32 AXI4- Stream Master 控制memory to stream的數(shù)據(jù)流
AXI Status Stream Slave 32 AXI4- Stream Slave AXI4-Stream側(cè)傳入數(shù)據(jù)流的狀態(tài)

責(zé)任編輯:xj

原文標(biāo)題:AXI總線詳解-不同類型的DMA

文章出處:【微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • dma
    dma
    +關(guān)注

    關(guān)注

    3

    文章

    556

    瀏覽量

    100344
  • AXI總線
    +關(guān)注

    關(guān)注

    0

    文章

    66

    瀏覽量

    14244

原文標(biāo)題:AXI總線詳解-不同類型的DMA

文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    了解I2C總線

    電子發(fā)燒友網(wǎng)站提供《了解I2C總線.pdf》資料免費(fèi)下載
    發(fā)表于 10-08 11:13 ?1次下載
    <b class='flag-5'>了解</b>I2C<b class='flag-5'>總線</b>

    認(rèn)識(shí)貼片電阻嗎,對他了解多少?

    認(rèn)識(shí)貼片電阻嗎,對他了解多少?
    的頭像 發(fā)表于 08-27 15:49 ?333次閱讀
    <b class='flag-5'>你</b>認(rèn)識(shí)貼片電阻嗎,<b class='flag-5'>你</b>對他<b class='flag-5'>了解</b>多少?

    有關(guān)PL端利用AXI總線控制PS端DDR進(jìn)行讀寫(從機(jī)wready信號(hào)一直不拉高)

    ,DDR就不會(huì)拉高wready信號(hào),驗(yàn)證如圖所示,必須首先給wvalid信號(hào),wready信號(hào)才會(huì)拉高 情形二:如果設(shè)置為AXI3,如圖所示 經(jīng)過驗(yàn)證發(fā)現(xiàn),最后DDR會(huì)一開始就拉高wready信號(hào)
    發(fā)表于 05-31 12:04

    SoC設(shè)計(jì)中總線協(xié)議AXI4與AXI3的主要區(qū)別詳解

    AXI4和AXI3是高級(jí)擴(kuò)展接口(Advanced eXtensible Interface)的兩個(gè)不同版本,它們都是用于SoC(System on Chip)設(shè)計(jì)中的總線協(xié)議,用于處理器和其它外設(shè)之間的高速數(shù)據(jù)傳輸。
    的頭像 發(fā)表于 05-10 11:29 ?5793次閱讀
    SoC設(shè)計(jì)中<b class='flag-5'>總線</b>協(xié)議<b class='flag-5'>AXI</b>4與<b class='flag-5'>AXI</b>3的主要區(qū)別<b class='flag-5'>詳解</b>

    FPGA通過AXI總線讀寫DDR3實(shí)現(xiàn)方式

    AXI總線由一些核心組成,包括AXI主處理器接口(AXI4)、AXI處理器到協(xié)處理器接口(AXI
    發(fā)表于 04-18 11:41 ?1196次閱讀

    以為的RAM不是以為的RAM~

    一、DTCM和AXI連接的RAMSTM32H7系列處理器內(nèi)部有多個(gè)RAM空間,每個(gè)RAM空間的大小和響應(yīng)速度都不一樣。這里面我們重點(diǎn)關(guān)注DTCM總線矩陣連接的128KBRAM和AXI總線
    的頭像 發(fā)表于 04-05 08:09 ?788次閱讀
    <b class='flag-5'>你</b>以為的RAM不是<b class='flag-5'>你</b>以為的RAM~

    PCIe-AXI-Cont用戶手冊

    PCIe-AXI-Controller兼容PCI Express base Specification Revision 3.1,實(shí)現(xiàn)PCIe PHY layer,Data link layer以及
    發(fā)表于 02-22 09:15 ?3次下載

    AMBA總線AXI設(shè)計(jì)的關(guān)鍵問題講解

    首先我們看一下針對AXI接口的IP設(shè)計(jì),在介紹之前我們先回顧一下AXI所具有的一些feature。
    的頭像 發(fā)表于 02-20 17:12 ?1556次閱讀
    AMBA<b class='flag-5'>總線</b>之<b class='flag-5'>AXI</b>設(shè)計(jì)的關(guān)鍵問題講解

    漫談AMBA總線-AXI4協(xié)議的基本介紹

    本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解,是因?yàn)檫@個(gè)協(xié)議在SoC、IC設(shè)計(jì)中應(yīng)用比較廣泛。
    發(fā)表于 01-17 12:21 ?2055次閱讀
    漫談AMBA<b class='flag-5'>總線</b>-<b class='flag-5'>AXI</b>4協(xié)議的基本介紹

    AXI總線協(xié)議總結(jié)

    在介紹AXI之前,先簡單說一下總線、 接口 以及協(xié)議的含義 總線、接口和協(xié)議,這三個(gè)詞常常被聯(lián)系在一起,但是我們心里要明白他們的區(qū)別。 總線是一組傳輸通道,是各種邏輯器件構(gòu)成的傳輸數(shù)據(jù)
    的頭像 發(fā)表于 12-16 15:55 ?746次閱讀

    電阻的秘密——必須知道的電阻參數(shù)

    電阻的秘密——必須知道的電阻參數(shù)
    的頭像 發(fā)表于 12-06 14:31 ?803次閱讀
    電阻的秘密——<b class='flag-5'>你</b><b class='flag-5'>必須</b>知道的電阻參數(shù)

    解讀AXI總線系統(tǒng)中的多交易操作應(yīng)用

    AXI協(xié)議定義了5個(gè)獨(dú)立的通道,每個(gè)通道通過VALID和READY信號(hào)完成握手機(jī)制。 五個(gè)通道分別為:讀地址通道、讀數(shù)據(jù)通道、寫地址通道、寫數(shù)據(jù)通道和寫響應(yīng)通道。
    發(fā)表于 12-06 11:33 ?1851次閱讀
    解讀<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>系統(tǒng)中的多交易操作應(yīng)用

    了解PWM“死區(qū)”嗎?

    了解PWM“死區(qū)”嗎?
    的頭像 發(fā)表于 11-24 16:47 ?923次閱讀
    <b class='flag-5'>你</b><b class='flag-5'>了解</b>PWM“死區(qū)”嗎?

    XILINX FPGA IP之AXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。它根據(jù)IP的編程和選擇的操作模式生成各種類型
    的頭像 發(fā)表于 11-23 16:03 ?2260次閱讀
    XILINX FPGA IP之<b class='flag-5'>AXI</b> Traffic Generator

    機(jī)械人必須要了解的絲桿螺母參數(shù)

    機(jī)械人必須要了解的絲桿螺母參數(shù)
    的頭像 發(fā)表于 11-17 09:55 ?1850次閱讀
    機(jī)械人<b class='flag-5'>必須要了解</b>的絲桿螺母參數(shù)