0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DAC輸出在高阻抗模式中被加電的問題分析

454398 ? 來源:德州儀器 ? 作者:Rahul Prakash ? 2020-10-23 15:11 ? 次閱讀

該篇將分析對象限定為一個DAC,其中的輸出緩沖器在正常模式下被加電:零量程或中量程。文章將分析一下DAC輸出在高阻抗模式中被加電的情況。同時提出一個針對加電毛刺脈沖的數(shù)學(xué)模型,隨后給出一個盡可能減少此毛刺脈沖的電路板級解決方案。

原理

圖1:DAC8760高精度DAC輸出級

這個分析與沒有加電毛刺脈沖減少 (POGR) 電路的DAC有關(guān)。第一部分列出了影響加電毛刺脈沖的因素。當(dāng)DAC在電源斜升期間加電至高阻抗模式時,這個加電毛刺脈沖也可被視為一個在DAC的電壓輸出 () 引腳上逐步累積形成的瞬態(tài)電荷。這個電荷積聚是由電源引腳,通過芯片內(nèi)部和外部的寄生電容,到引腳的電容耦合造成的。需要注意的是,與加電毛刺脈沖相比(第一部分),這個毛刺脈沖本質(zhì)上說是AC毛刺脈沖。因此,它的幅度取決于電源斜升時間。在大多數(shù)多電源芯片中,數(shù)字電源和基準(zhǔn)引腳有一個到引腳比較弱的寄生路徑。因此,這些引腳不是造成加電/斷電毛刺脈沖的主導(dǎo)原因。

圖2:高精度DAC輸出級模型

DAC輸出級中的NFET/PFET晶體管的尺寸要遠遠大于其它開關(guān),這是因為這個輸出級被設(shè)計用于特定的負載驅(qū)動。因此,這些FET的寄生電容要遠高于其它片上組件的寄生電容。圖1顯示的是一個典型高精度DAC輸出級 (DAC8760) 的簡化圖。在這個圖中,假定輸出級和芯片的數(shù)字內(nèi)核分別具有單獨的電源。反饋節(jié)點上放置的二極管用來保護增益/斷電網(wǎng)絡(luò)中的晶體管。

數(shù)學(xué)分析

如圖所見,進入引腳的主要寄生電容是VOUT 結(jié)合線、引線和輸出FET的寄生電容的組合值。在這個假設(shè)下,DAC輸出引腳可被建模為一個簡單的電容分壓器。圖2中的經(jīng)簡化模型在反饋節(jié)點和VREF/AGND之間使用2個二極管。由于這些二極管代表了一個FET(圖1),在以后的分析中,這些二極管上的壓降可被忽略不計。

被放置在反饋節(jié)點與VREF/GND之間的反饋電阻器RFB) 和FET限制了毛刺脈沖數(shù)量級的上限和下限。在這個條件下,可被觀察到的最大加電/斷電毛刺脈沖被限制在VREF和GND之間。

盡可能減少加電/斷電毛刺脈沖

圖3:DAC8760 VOUT加電毛刺脈沖,無負載。

讓我們來深入研究一下盡可能減少加電/斷電毛刺脈沖的一些方法。在方程式 (1) 和 (2) 中,我們看到這些方程式中的某些項是常量。例如,寄生電容是器件寄生效應(yīng)的函數(shù)。電源電壓由應(yīng)用需求決定。斜升時間由電源設(shè)計確定。剩下的數(shù)據(jù)項只有相對于電源的負載阻抗和VREF的排序。這就形成了減少加電/斷電毛刺脈沖的2個主要方法:電源排序與負載。

電源排序

圖4:數(shù)據(jù)表技術(shù)規(guī)格示例

電源排序是指以特定的順序,用不同的電源為芯片加電/斷電。對于DAC8760來說,由于加電/斷電毛刺脈沖直接與VREF成比例,在AVDD/AVSS之后為VREF加電可以極大地減少這個毛刺脈沖。這個解決方案可以在對電源和基準(zhǔn)電壓進行單獨控制時使用。

外部阻性負載

方程式 (1) 中的分母由一個電容數(shù)據(jù)項 (CPARP + CPARN + CL) 和一個電導(dǎo)數(shù)據(jù)項 (1/RL) 組成。這就形成了幾個盡可能減少毛刺脈沖的方法:增加電容負載 (CL)、或者減少阻性負載 (RL)。增加電容負載會對整個系統(tǒng)的帶寬產(chǎn)生不利影響。它還會影響輸出放大器的穩(wěn)定性。因此,不建議使用這個方法來實現(xiàn)毛刺脈沖最小化。

在選擇使用一個小值阻性負載時,方程式 (4) 可以將加電/斷電毛刺脈沖數(shù)量級減少到mV以下級別。這會導(dǎo)致大電流流經(jīng)輸出緩沖器,從而使精度技術(shù)規(guī)格降級,比如說偏移、增益、線性等。因此,要根據(jù)數(shù)據(jù)表技術(shù)規(guī)格來選擇引腳上的阻性負載。例如,DAC8760數(shù)據(jù)表規(guī)定了負載為1k?時的精度參數(shù)(圖4)。

圖5:DAC8760 加電毛刺脈沖 – RL = 500K?

結(jié)論

加電/斷電毛刺脈沖對系統(tǒng)十分有害。它們的影響只有在系統(tǒng)設(shè)計好、進行測試時才會顯現(xiàn)出來。因此,有一點很關(guān)鍵,那就是通過仔細檢查組件,并使用這篇文中給出的技巧來設(shè)計系統(tǒng),以盡可能減少這些毛刺脈沖。我們已經(jīng)討論了形成這些毛刺脈沖的根本原因,并且提出了一個盡可能減少這些毛刺脈沖的板級解決方案。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 二極管
    +關(guān)注

    關(guān)注

    147

    文章

    9534

    瀏覽量

    165561
  • dac
    dac
    +關(guān)注

    關(guān)注

    43

    文章

    2261

    瀏覽量

    190757
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9610

    瀏覽量

    137668
  • 毛刺脈沖
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    4592
收藏 人收藏

    評論

    相關(guān)推薦

    采用STM32F103單片機的12位DAC打點輸出波形經(jīng)過電容到TPA3111D的INP腳,有時出現(xiàn)上異響嘯叫怎么解決?

    型號,目前這種方案出貨已上萬臺,客戶使用一個月后,出現(xiàn)小批量的功放上異響嘯叫(我司產(chǎn)品上后在控制邏輯上是不會直接發(fā)聲的)。經(jīng)我司人員分析,問題出在這個INP腳輸入端的電容上,在
    發(fā)表于 10-21 07:55

    tlv320dac3100的speaker輸出需要電感和電容嗎?有沒有推薦參數(shù)?

    1.tlv320dac3100的speaker輸出需要電感和電容嗎?有沒有推薦參數(shù)? 2.如果不使用mic,其相關(guān)引腳怎樣處理? 謝謝。
    發(fā)表于 10-16 07:58

    OPA2134的輸出阻抗是多少?輸出模式是推挽嗎?

    請教OPA2134的輸出阻抗是多少?輸出模式是推挽嗎?
    發(fā)表于 09-23 06:43

    DAC輸出需要一個低通平濾波器,這個濾波器該怎么設(shè)計?

    專家們早上好,菜鳥問一個問題, DAC輸出需要一個低通平濾波器,這個濾波器該怎么設(shè)計。DAc是對20H到20KHZ的正弦波輸出。
    發(fā)表于 09-19 07:19

    DAC5682Z的輸出阻抗是多少?

    )的輸入阻抗為5K歐姆,與DAC輸出阻抗或者LC低通濾波器的輸入輸出阻抗相比較,是否可以看著為阻。 3、
    發(fā)表于 09-04 06:10

    DAC輸出如何加大帶載能力?

    您好,項目中使用一個DAC,輸出任意波(不含負電壓),由于DAC帶載能力只有幾ma,所以打算在后級增加一路運放,電壓跟隨,電流輸出在300-500mA,電壓上升/下降時間越快越好(空載
    發(fā)表于 08-09 07:30

    AFE031DF1的DAC模式,PWM模式下并未輸出信號是怎么回事?

    我嘗試了AFE031DF1的DAC模式,可以正常運行,發(fā)出信號 ,但是PWM模式下,MCU有PWM波,但是AFE031DF1并未輸出 信號,請問為甚麼 ?
    發(fā)表于 08-07 06:29

    DAC11001B電壓輸出數(shù)模轉(zhuǎn)換器(DAC)數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《DAC11001B電壓輸出數(shù)模轉(zhuǎn)換器(DAC)數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 07-19 10:42 ?0次下載
    <b class='flag-5'>DAC</b>11001B<b class='flag-5'>高</b>電壓<b class='flag-5'>輸出</b>數(shù)模轉(zhuǎn)換器(<b class='flag-5'>DAC</b>)數(shù)據(jù)表

    運放不加輸出是什么狀態(tài)

    ,在運放不加的情況下,其輸出狀態(tài)可能會受到多種因素的影響。 運放不加時的輸出狀態(tài) 當(dāng)運放不加時,其
    的頭像 發(fā)表于 07-13 11:26 ?792次閱讀

    運放輸出有必要跟隨器嗎

    運放(Operational Amplifier,簡稱Op-Amp)是一種具有高增益、輸入阻抗和低輸出阻抗的放大器。在許多電子電路中,運放被廣泛應(yīng)用于信號放大、濾波、比較、積分和微分等。在某些
    的頭像 發(fā)表于 07-13 11:15 ?1193次閱讀

    什么是推挽輸出模式,什么是開漏輸出模式?

    (一個NPN型和一個PNP型)來實現(xiàn)輸出。當(dāng)輸入信號為高電平時,NPN型晶體管導(dǎo)通,PNP型晶體管截止,輸出端呈現(xiàn)低阻抗的高電平;當(dāng)輸入信號為低電平時,NPN型晶體管截止,PNP型晶體管導(dǎo)通,
    的頭像 發(fā)表于 07-09 14:22 ?1871次閱讀

    輸入阻抗輸出阻抗的概念

    在電子學(xué)和電路理論中,阻抗是一個核心的概念,它描述了電路對電流的阻礙作用。在電路分析和設(shè)計中,我們經(jīng)常遇到輸入阻抗輸出阻抗這兩個概念。它們分別代表了電路在輸入端和
    的頭像 發(fā)表于 05-28 14:33 ?2932次閱讀

    IAR輸出在4線阻抗測量測試中出現(xiàn)亂碼的原因是什么?

    我想問一下,IAR輸出在4線阻抗測量測試中出現(xiàn)亂碼的原因是什么?IAR中使用的例程。謝謝。
    發(fā)表于 01-11 07:19

    為什么不同的DAC輸出阻抗會差別這么大?

    為什么不同的DAC輸出阻抗會差別這么大?例如,AD5542的輸出阻抗約為62.5Kohm,而AD5360的輸出阻抗約為0.2ohm? 不同的輸出阻
    發(fā)表于 12-11 06:52

    跨導(dǎo)放大器的輸出阻抗嗎?

    跨導(dǎo)放大器的輸出阻抗嗎?如果想把輸出的信號接一個小電阻轉(zhuǎn)化成電壓信號直接送入STM32的ADC采集口是否可以?還是輸出級要加入緩沖級?
    發(fā)表于 11-16 07:25