電流源開(kāi)關(guān)的位置選擇

有一天，作者君在看別人做的電路，忽然意識(shí)到一個(gè)問(wèn)題：這個(gè)designer放電流源開(kāi)關(guān)的位置，和作者君自己的習(xí)慣不一樣。呃，到底哪種好一些呢？

一般來(lái)說(shuō)，我們內(nèi)部電路的電流，一般是由bandgap之類的模塊產(chǎn)生的。當(dāng)然，bandgap可能本身的driving能力有限，后面一般配個(gè)buffer，然后再掛上一堆的PMOS電流源：

Fig.1 電流源，開(kāi)關(guān)，和本地電路

比如作者君這張圖里面的remote bias gen，假設(shè)就是某個(gè)buffer的一部分。經(jīng)過(guò)中間不知道有多么長(zhǎng)（虛線）的金屬走線，最后來(lái)到了一個(gè)local的模塊，比如說(shuō)一個(gè)ADC。當(dāng)然，為了把這個(gè)遠(yuǎn)道而來(lái)的電路變成當(dāng)?shù)豯ocal群眾喜聞樂(lè)見(jiàn)的好電流，旁邊一般還加上諸如電容之類的小心思。不過(guò)，大致上的樣子，就是作者君上面這張圖里畫(huà)的了。

回到正題，我們?nèi)绻枰尤肟煽氐墓δ?，比如不想用這個(gè)local的ADC，就需要一個(gè)開(kāi)關(guān)switch，可以隨時(shí)關(guān)掉這個(gè)local bias gen。這個(gè)紅色的開(kāi)關(guān)，現(xiàn)在畫(huà)在這里，大家有什么想法嗎？

正常的開(kāi)關(guān)當(dāng)然是transistor，那么，到底要怎么放這個(gè)transistor呢？

Fig.2 直觀的本地開(kāi)關(guān)

好了，一個(gè)直觀的想法就是這樣。這個(gè)M2就是我們需要的東西。不過(guò)，怎么看起來(lái)有點(diǎn)那個(gè)啥啥？如果在低電壓的電源下工作，比如典型的65nm以下的工藝，CMOS的VDD一般也就1.2V，假設(shè)Vth是450mV，我們稍微算算：

下面的M1是diode connection，所以M1的drain上面的電壓大概是450+200=650mV，同時(shí)，這個(gè)電壓也是M2的source電壓。一般M2需要導(dǎo)通的時(shí)候，M2的gate連到了最高的Vdd，也就是1.2V。這樣一來(lái)，M2的Vgs=1.2V-0.65V=0.55V。

所以說(shuō)，我們以為M2是個(gè)非常好的，有著很大的Vgs，完全工作在線性區(qū)的完美的開(kāi)關(guān)。結(jié)果，人家的vth只有可憐兮兮的不到一半的vdd。人世如此艱難，若是再去個(gè)ss Corner，vth再大點(diǎn)，那這個(gè)小可憐M2還能導(dǎo)通嗎？這是個(gè)問(wèn)題……

除此之外，M2因?yàn)榭赡躹gs不夠大，但是電流Id又被遠(yuǎn)處的電流源給限定了。所以，vgs不夠的情況下，怎么辦呢？靠Vds了！很可能的情況，會(huì)是M2在絕境中開(kāi)始施展拳腳，上下去豪取搶奪需要的Vds（M2的Vds可能大于200mV，不是我們以為的幾mV）來(lái)滿足Id的要求。因此，可能我們遠(yuǎn)處的電流源那個(gè)PMOS被M2壓得Vd一直上升，導(dǎo)致說(shuō)好的10uA的電流，變成了9uA或者更小。悲劇 ??！

總結(jié)一下：1）M2的Vgs可能不夠；2）M2需要導(dǎo)通一定的電流，Vgs不夠的情況下，Vds需要增大，因而減小了上下兩個(gè)transistor的vds。

既然已經(jīng)知道了問(wèn)題所在，那么怎么做可以解決這個(gè)問(wèn)題呢？

Fig.3 優(yōu)化之后的電路

換個(gè)位置！

前面Fig.2的M2，禍源是因?yàn)樗诵枰憩F(xiàn)得像是一個(gè)完全的開(kāi)關(guān)，可以正常的導(dǎo)通或者斷開(kāi)，還得承擔(dān)一定的電流運(yùn)輸工作。前一項(xiàng)，我們可以認(rèn)為是數(shù)字的功能，后一項(xiàng)，我們可以認(rèn)為這是模擬的功能。也就是說(shuō)：

數(shù)字功能：通路的on/off;

模擬功能：電流輸送能力強(qiáng)or弱；

So，我們?nèi)绻麑Ｗ⒂谄渲幸豁?xiàng)功能，也就是關(guān)鍵的數(shù)字功能，fig.3的結(jié)構(gòu)就很實(shí)用了。在這里，M2只控制M1的gate和drain。因?yàn)镃MOS transistor的gate上面基本上沒(méi)電流（leakage暫時(shí)不談），這樣一來(lái)，即使M2不能完美的實(shí)現(xiàn)最大的vgs（等于1.2V的Vdd的Vgs，比如大部分的邏輯電路），但是此時(shí)的M2沒(méi)有輸送電流的需求，即使等效于一個(gè)大的電阻，也并不會(huì)影響主要通路，也就是從上面的PMOS到下面的diode M1。

同時(shí)，有時(shí)候我們會(huì)在M1的gate上面加個(gè)電容，還能一定程度起到LPF濾波器的作用。畢竟后面的local bias gen，關(guān)心的就是M1產(chǎn)生的這個(gè)Vg嘛！

But！作者君最后想起來(lái)一個(gè)事情：要想在power off的時(shí)候，真正的完全關(guān)掉M1，F(xiàn)ig.3里面的M2可能還是不夠用！一個(gè)floating gate的M1，聽(tīng)起來(lái)總是感覺(jué)有點(diǎn)人心惶惶的……再在M1的gate上面加一個(gè)power off的開(kāi)關(guān)吧！也就是M3了。M3的控制信號(hào)跟M2是相反的，所以能夠在M2斷開(kāi)的時(shí)候，把M1的gate拉到vss，防止M1的gate上面的殘余電荷造成不必要的麻煩。

PS：評(píng)論里面有位同仁說(shuō)還可以這樣：

Fig.4 低電壓設(shè)計(jì)

Fig.4的好處，在于M2的Vgs等于Vdd，保證了M2一定會(huì)fully on。（不像Fig.3里面的M2的Vgs可能還是不太夠用）但是，為了讓M1的source不至于太大（后面電路的source都是連著vss，所以M1的source最好也是Vss），M2的尺寸還是大一些的好。so，有點(diǎn)浪費(fèi)面積……

后來(lái)，有人在知乎上面評(píng)論fig.4的matching問(wèn)題。好吧，再加一個(gè)圖：

多加一個(gè)M4，盡量讓M1和M5的source相等，這樣M1和M5的matching就更好了。其實(shí)呢，把M1和M5的source連在一起，然后一起連到M2的drain上面，也不是不可以。但是，作者君不喜歡內(nèi)部電路收到外面的干擾，所以沒(méi)那么接。此處的Vg1也不要被內(nèi)部電路使用，免得外部的noise啥的趁虛而入。

責(zé)任編輯人：CC