臺積電宣布5nm工藝已經(jīng)量產(chǎn)，也在提升EUV工藝的效率及性能

在先進半導體工藝上，臺積電已經(jīng)一騎絕塵了，其他人望不到尾燈了，今年量產(chǎn)了5nm，明年就輪到3nm了。

在昨天的說法會上，臺積電公布了先進工藝的最新進展，5nm工藝已經(jīng)量產(chǎn)，良率很好，同時還在提升EUV工藝的效率及性能。

5nm工藝今年有華為麒麟9000及蘋果A14兩個客戶，后續(xù)還會增加，預計今年貢獻8%的收入，明年會增加的雙位數(shù)以上。

5nm之后還會有4nm工藝，不過4nm只是5nm工藝的改進版，完全兼容，進一步提升性能、能效及密度，2021年Q4季度投產(chǎn)，2022年規(guī)模量產(chǎn)。

在之后就是3nm節(jié)點了，這將是臺積電另外一個長期存在的高性能節(jié)點。

與5nm工藝相比，3nm的晶體管密度提升70%，性能提升15%或者功耗降低30%，同時繼續(xù)使用FinFET工藝，技術成熟度更高。

至于3nm的生產(chǎn)時間，臺積電表示會在2021年開始量產(chǎn)，并最終在2022年下半年實現(xiàn)規(guī)模量產(chǎn)。

從臺積電的表態(tài)來看，3nm節(jié)點的進展很順利，量產(chǎn)時間要比之前的傳聞還要早一些。
責編AJX