0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性系列之“串?dāng)_”

工程師 ? 來源:硬件助手 ? 作者:硬件助手 ? 2020-10-19 17:54 ? 次閱讀

本文主要介紹串?dāng)_的概念,及其FEXT、NEXT等,以及串?dāng)_的消除措施。

串?dāng)_串?dāng)_是指當(dāng)信號在傳輸線上傳播時,因電磁耦合對相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲干擾。這種干擾是由于兩條信號線間的耦合,即信號線之間互感和互容耦合引起的。容性耦合(當(dāng)干擾源產(chǎn)生的干擾是以電壓形式出現(xiàn)時,干擾源與信號電路之間就存在容性(電場)耦合,這時干擾電壓線電容耦合到信號電路,形成干擾源)引發(fā)耦合電流,而感性耦合(當(dāng)干擾源是以電流形式出現(xiàn)的,此電流所產(chǎn)生的磁場通過互感耦合對鄰近信號形成干擾)則產(chǎn)生耦合電壓。由于自身的邏輯電平發(fā)生變化,對其他信號產(chǎn)生影響的信號線稱為“攻擊線”(Aggressor),即干擾線。受到影響而導(dǎo)致自身邏輯電平發(fā)生異常的信號連線我們稱為“受害線”(Victim),即被干擾線。串?dāng)_噪聲從干擾對象上通過交叉耦合到被干擾對象上,表現(xiàn)為在一根信號線上有信號通過時,在PCB板上與之相鄰的信號線上就會感應(yīng)出相關(guān)的信號。

串?dāng)_由一條線到另一條線的能量耦合的方式主要分為電場(electric field)和磁場(magnetic field)。由于走線之間存在著互容(Mutual capacitance)和互感(Mutual inductance),一條走線上的AC信號便會從這些分布的互容和互感傳遞到另一根被干擾線(victim net)上。串?dāng)_可分為容性耦合串?dāng)_和感性耦合串?dāng)_兩類。

靜態(tài)網(wǎng)絡(luò)靠近干擾源一端的串?dāng)_稱為近端串?dāng)_(也稱后向串?dāng)_NEXT),而遠(yuǎn)離干擾源一端的串?dāng)_稱為遠(yuǎn)端串?dāng)_(或稱前向串?dāng)_FEXT)。

當(dāng)干擾源狀態(tài)變化時,會在被干擾對象上產(chǎn)生一串?dāng)_脈沖,在高速系統(tǒng)中,這種現(xiàn)象很普遍。通常,依賴于干擾源和被干擾源上信號的跳變,被干擾線上產(chǎn)生四種類型的影響:正的短時脈沖,負(fù)的短時脈沖,上升時延,下降時延,如下圖所示:

串?dāng)_的來源當(dāng)信號沿著傳輸線傳播時,在信號路徑與返回路徑之間存在電場和磁場。這些場的分布不僅僅限于信號和返回路徑之間的空間內(nèi),而是在周圍空間延伸。我們把這些延伸出去的場稱為邊緣場。

如果將兩導(dǎo)線的間距加大,可看到邊緣場的強(qiáng)度大大減弱。

第2根線處在邊緣場的附近時,就有過多的耦合和串?dāng)_。歸根結(jié)底,邊緣場是引起串?dāng)_的根本原因。減小串?dāng)_最重要的方法就是使網(wǎng)絡(luò)間的間距足夠遠(yuǎn),使其邊緣場降低到可以接受的范圍。

在系統(tǒng)中的每兩個網(wǎng)絡(luò)之間,總會有邊緣場產(chǎn)生的電感耦合和電容耦合。我們把耦合電感和耦合電容分別叫做互感和互容。

串?dāng)_的消除解決容性串?dāng)_,主要加大線間距,在PCB上的布線要遵循3W原則,即兩個傳輸線的線中心之間的距離要大于3倍的傳輸線的線寬。對系統(tǒng)中關(guān)鍵傳輸線,可以改用差分線傳輸以減少其它傳輸線對它的串?dāng)_;也可以對關(guān)鍵線的中間加地線保護(hù)以減少串?dāng)_。

解決感性串?dāng)_,主要減小回路面積,減小互感。例如,在芯片電源的去耦電容,通過電容提供回流通道,可以減少回路面積,減小互感。

盡可能地減少相鄰傳輸線間的平行距離(累積的平行距離),最好在不同層間走線,相鄰兩層的信號層(中間沒有平面層隔離)走線方向應(yīng)該相互正交,以減少層間的串?dāng)_。

在保證傳輸線特征阻抗的同時,使布線層與參考平面(電源平面或地平面)間的介質(zhì)層盡可能的薄,這樣就加大了傳輸線與參考平面間的耦合度,從而減少相鄰傳輸線間的耦合。

在保證信號時序的情況下,盡可能選擇轉(zhuǎn)換速度低的元器件,這樣電場與磁場的變化速度慢一點(diǎn),從而降低串?dāng)_。由于信號上升時間是造成SI 問題的主要原因,所以在滿足系統(tǒng)設(shè)計指標(biāo)的情況下,應(yīng)該盡可能選取信號上升沿較慢的器件。

可能的話,盡量少在表層走線,走帶狀線或嵌入式微帶線,因?yàn)楸韺泳€的電場耦合比中間層的要強(qiáng)(表層線只有一個參考平面),內(nèi)層走線可以消除傳播速度的變化。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電源
    +關(guān)注

    關(guān)注

    184

    文章

    17206

    瀏覽量

    247779
  • 電容
    +關(guān)注

    關(guān)注

    99

    文章

    5872

    瀏覽量

    149023
  • 電壓
    +關(guān)注

    關(guān)注

    45

    文章

    5425

    瀏覽量

    115112
  • 網(wǎng)絡(luò)
    +關(guān)注

    關(guān)注

    14

    文章

    7389

    瀏覽量

    88213
收藏 人收藏

    評論

    相關(guān)推薦

    高速PCB信號完整性設(shè)計與分析

    高速PCB信號完整性設(shè)計與分析
    發(fā)表于 09-21 11:51 ?0次下載

    高速PCB的信號完整性、電源完整性和電磁兼容研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB的信號完整性、電源完整性和電磁兼容研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:37 ?0次下載

    信號完整性與電源完整性-電源完整性分析

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-電源完整性分析.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:31 ?13次下載

    信號完整性與電源完整性-差分對的特性

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-差分對的特性.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:28 ?1次下載

    信號完整性與電源完整性-信號

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-信號.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:27 ?0次下載

    信號完整性與電源完整性 第一章 概論

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性 第一章 概論.pdf》資料免費(fèi)下載
    發(fā)表于 08-09 14:49 ?1次下載

    什么是信號完整性

    在現(xiàn)代電子通信和數(shù)據(jù)處理系統(tǒng)中,信號完整性(Signal Integrity, SI)是一個至關(guān)重要的概念。它涉及信號在傳輸過程中的質(zhì)量保持,對于確保系統(tǒng)性能和穩(wěn)定性具有決定性的影響。本文將從
    的頭像 發(fā)表于 05-28 14:30 ?648次閱讀

    要畫好PCB,先學(xué)好信號完整性!

    的頂層和底層使用組合微帶層時要小心。這可能導(dǎo)致相鄰板層間走線的,危及信號完整性。 按信號組的最長延遲為時鐘(或選通)
    發(fā)表于 02-19 08:57

    分析高速PCB設(shè)計信號完整性問題形成原因及方法解決

    信號完整性(Signal Integrity,簡稱SI)指的是信號線上的信號質(zhì)量。信號完整性差不
    發(fā)表于 01-11 15:31 ?577次閱讀

    和反射影響信號完整性

    和反射影響信號完整性? 和反射是影響信號
    的頭像 發(fā)表于 11-30 15:21 ?385次閱讀

    為什么電路端接電阻能改善信號完整性

    為什么電路端接電阻能改善信號完整性? 在電路設(shè)計中,信號完整性是一個極其重要的概念。信號完整性
    的頭像 發(fā)表于 10-24 10:04 ?734次閱讀

    Samtec信號完整性設(shè)計 | 創(chuàng)新技術(shù)和卓越服務(wù)的整合

    完整性需要在整個系統(tǒng)和組件設(shè)計過程中加以考慮。與過去不同的是, 互連不再是事后考慮的問題 。隨著上升時間的縮短和時鐘頻率的提高,曾經(jīng)被認(rèn)為是電氣透明的連接器和電纜會對系統(tǒng)傳輸信號的質(zhì)量產(chǎn)生重大影響。這些因素包括
    發(fā)表于 10-19 15:09 ?224次閱讀
    Samtec<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設(shè)計 | 創(chuàng)新技術(shù)和卓越服務(wù)的整合

    射頻電路研究信號知識

    這種影響信號完整性的問題叫做,在電路計中普遍存在,有可能出現(xiàn)在芯片、PCB板、連接器、芯片封裝和連接器電纜等器件上。如果
    發(fā)表于 10-07 09:46 ?585次閱讀

    什么是信號完整性SI?信號完整性設(shè)計的難點(diǎn)

    信號完整性(Signal Integrity,SI)是指電路系統(tǒng)中信號的質(zhì)量,如果在要求的時間內(nèi),信號能不失真地從源端傳輸?shù)浇邮斩?,我們就稱該信號
    的頭像 發(fā)表于 09-28 11:27 ?1851次閱讀
    什么是<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>SI?<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設(shè)計的難點(diǎn)

    信號完整性-的模型

    是四類信號完整性問題之一,指的是有害信號從一個線網(wǎng)傳遞到相鄰線網(wǎng)。任何一對線網(wǎng)之間都存在
    的頭像 發(fā)表于 09-25 11:29 ?996次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>-<b class='flag-5'>串</b><b class='flag-5'>擾</b>的模型