電路面試常見二十題

01

Q：同步電路和異步電路的區(qū)別是什么？

同步電路：存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步。

異步電路：電路沒有統(tǒng)一的時鐘，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時鐘脈沖同步。

02

Q：什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？

將兩個門電路的輸出端并聯(lián)以實現(xiàn)與邏輯的功能成為線與。在硬件上，要用 OC 門來實現(xiàn)，同時在輸出端口加一個上拉電阻。由于不用 OC 門可能使灌電流過大，而燒壞邏輯門。

03

Q：解釋 setup 和 hold time violation，畫圖說明，并說明解決辦法？

Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。

輸入信號應(yīng)提前時鐘上升沿（如上升沿有效）T 時間到達芯片，這個 T 就是建立時間 -Setup time。如不滿足 setup time，這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。

保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果 hold time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。

建立時間（Setup Time）和保持時間（Hold time）。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。

保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。

如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。

04

Q：什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？

在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導致到達該門的時間不一致叫競爭。

產(chǎn)生毛刺叫冒險。判斷方法：代數(shù)法、圖形法（是否有相切的卡諾圈）、表格法（真值表）。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。

冒險分為偏“1”冒險和偏“0”冒險。解決方法：一是添加布爾式的消去項；二是在芯片外部加電容；三是加入選通信號。

05

Q：解釋 SRAM、SSRAM、SDRAM 三個名詞？

SRAM：靜態(tài)隨機存取存儲器（Static Random-Access Memory，SRAM）是隨機存取存儲器的一種。

SSRAM：Synchronous Static Random Access Memory 的縮寫，即同步靜態(tài)隨機存取存儲器。

SDRAM：同步動態(tài)隨機存取內(nèi)存（synchronous dynamic random-access memory，簡稱 SDRAM）是有一個同步接口的動態(tài)隨機存取內(nèi)存（DRAM）。

SSRAM 的所有訪問都在時鐘的上升 / 下降沿啟動。地址、數(shù)據(jù)輸入和其它控制信號均與時鐘信號相關(guān)。這一點與異步 SRAM 不同，異步 SRAM 的訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM：Synchronous DRAM 同步動態(tài)隨機存儲器。

06

Q：FPGA 和 ASIC 的概念，他們的區(qū)別？

FPGA 是可編程 ASIC。

ASIC，專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。

與門陣列等其它 ASIC（Application Specific IC）相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標準產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點。

07

Q：單片機上電后沒有運轉(zhuǎn)，首先要檢查什么？

（1）首先應(yīng)該確認電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的 5V。

（2）接下來就是檢查復位引腳電壓是否正常。分別測量按下復位按鈕和放開復位按鈕的電壓值，看是否正確。

（3）然后再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形；經(jīng)過上面幾點的檢查，一般即可排除故障了。

如果系統(tǒng)不穩(wěn)定的話，有時是因為電源濾波不好導致的。在單片機的電源引腳跟地引腳之間接上一個 0.1uF 的電容會有所改善。如果電源沒有濾波電容的話，則需要再接一個更大濾波電容，例如 220uF 的。遇到系統(tǒng)不穩(wěn)定時，就可以并上電容試試（越靠近芯片越好）。

08

Q：什么是同步邏輯和異步邏輯？

同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。

09

Q：你知道哪些常用邏輯電平？TTL 與 COMS 電平可以直接互連嗎？

常用邏輯電平：12V，5V，3.3V。

TTL 和 CMOS 不可以直接互連，由于 TTL 是在 0.3-3.6V 之間，而 CMOS 則是有在 12V 的有在 5V 的。CMOS 輸出接到 TTL 是可以直接互連。TTL 接到 CMOS 需要在輸出端口加一上拉電阻接到 5V 或者 12V。

10

Q：如何解決亞穩(wěn)態(tài)？

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩(wěn)定在某個正確的電平上。

在亞穩(wěn)態(tài)期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。

解決方法主要有：

降低系統(tǒng)時鐘；

用反應(yīng)更快的觸發(fā)器（FF），鎖存器（LATCH）；

引入同步機制，防止亞穩(wěn)態(tài)傳播；

改善時鐘質(zhì)量，用邊沿變化快速的時鐘信號；

使用工藝好、時鐘周期裕量大的器件。

11

Q：鎖存器、觸發(fā)器、寄存器三者的區(qū)別？

觸發(fā)器：能夠存儲一位二值信號的基本單元電路統(tǒng)稱為“觸發(fā)器”。

鎖存器：一位觸發(fā)器只能傳送或存儲一位數(shù)據(jù)，而在實際工作中往往希望一次傳送或存儲多位數(shù)據(jù)。為此可把多個觸發(fā)器的時鐘輸入端 CP 連接起來，用一個公共的控制信號來控制，而各個數(shù)據(jù)端口仍然是各處獨立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲多位數(shù)據(jù)的電路就稱為“鎖存器”。

寄存器：在實際的數(shù)字系統(tǒng)中，通常把能夠用來存儲一組二進制代碼的同步時序邏輯電路稱為寄存器。由于觸發(fā)器內(nèi)有記憶功能，因此利用觸發(fā)器可以方便地構(gòu)成寄存器。由于一個觸發(fā)器能夠存儲一位二進制碼，所以把 n 個觸發(fā)器的時鐘端口連接起來就能構(gòu)成一個存儲 n 位二進制碼的寄存器。

區(qū)別：從寄存數(shù)據(jù)的角度來看，寄存器和鎖存器的功能是相同的，它們的區(qū)別在于寄存器是同步時鐘控制，而鎖存器是電位信號控制。

可見，寄存器和鎖存器具有不同的應(yīng)用場合，取決于控制方式以及控制信號和數(shù)據(jù)信號之間的時間關(guān)系：若數(shù)據(jù)信號有效一定滯后于控制信號有效，則只能使用鎖存器；若數(shù)據(jù)信號提前于控制信號到達并且要求同步操作，則可用寄存器來存放數(shù)據(jù)。

12

Q：IC 設(shè)計中同步復位與異步復位的區(qū)別？

異步復位是不受時鐘影響的，在一個芯片系統(tǒng)初始化（或者說上電）的時候需要這么一個全局的信號來對整個芯片進行整體的復位，到一個初始的確定狀態(tài)。而同步復位需要在時鐘沿來臨的時候才會對整個系統(tǒng)進行復位。

13

Q：多時域設(shè)計中，如何處理信號跨時域？

不同的時鐘域之間信號通信時需要進行同步處理，這樣可以防止新時鐘域中第一級觸發(fā)器的亞穩(wěn)態(tài)信號對下級邏輯造成影響，其中對于單個控制信號可以用兩級同步器，如電平、邊沿檢測和脈沖，對多位信號可以用 FIFO、雙口 RAM、握手信號等。

跨時域的信號要經(jīng)過同步器同步，防止亞穩(wěn)態(tài)傳播。例如：時鐘域 1 中的一個信號，要送到時鐘域 2，那么在這個信號送到時鐘域 2 之前，要先經(jīng)過時鐘域 2 的同步器同步后，才能進入時鐘域 2。

這個同步器就是兩級 d 觸發(fā)器，其時鐘為時鐘域 2 的時鐘。這樣做是怕時鐘域 1 中的這個信號，可能不滿足時鐘域 2 中觸發(fā)器的建立保持時間，而產(chǎn)生亞穩(wěn)態(tài)，因為它們之間沒有必然關(guān)系，是異步的。

這樣做只能防止亞穩(wěn)態(tài)傳播，但不能保證采進來的數(shù)據(jù)的正確性。所以通常只同步很少位數(shù)的信號。比如控制信號，或地址。當同步的是地址時，一般該地址應(yīng)采用格雷碼，因為格雷碼每次只變一位，相當于每次只有一個同步器在起作用，這樣可以降低出錯概率，象異步 FIFO 的設(shè)計中，比較讀寫地址的大小時，就是用這種方法。

如果兩個時鐘域之間傳送大量的數(shù)據(jù)，可以用異步 FIFO 來解決問題。

我們可以在跨越 ClockDomain 時加上一個低電平使能的 LockupLatch 以確保 Timing 能正確無誤。

14

Q：給了 reg 的 setup、hold 時間，求中間組合邏輯的 delay 范圍？

Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。

輸入信號應(yīng)提前時鐘上升沿（如上升沿有效）T 時間到達芯片，這個 T 就是建立時間 -Setup time. 如不滿足 setup time,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。

保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。時 hold time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。即 delay

15

Q：時鐘周期為 T，觸發(fā)器 D1 的建立時間最大為 T1max，最小為 T1min，組合邏輯電路最大延遲為 T2max，最小為 T2min。觸發(fā)器 D2 的建立時間 T3 和保持時間應(yīng)滿足什么條件？

建立時間（setup time）是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器；保持時間（hold time）是指在觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間，如果保持時間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。

Tffpd：觸發(fā)器輸出的響應(yīng)時間，也就是觸發(fā)器的輸出在 clk 時鐘上升沿到來之后多長的時間內(nèi)發(fā)生變化并且穩(wěn)定，也可以理解為觸發(fā)器的輸出延時。

Tcomb：觸發(fā)器的輸出經(jīng)過組合邏輯所需要的時間，也就是題目中的組合邏輯延遲。Tsetup：建立時間 Thold：保持時間 Tclk：時鐘周期

建立時間容限：相當于保護時間，這里要求建立時間容限大于等于 0。保持時間容限：保持時間容限也要求大于等于 0。

16

Q：說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點？

靜態(tài)時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算信號在這些路徑上的傳播延時，檢查信號的建立和保持時間是否滿足時序要求，通過 對最大路徑延時和最小路徑延時的分析，找出違背時序約束的錯誤。

它不需要輸入向量就能窮盡所有的路徑，且運行速度很快、占用內(nèi)存較少，不僅可以對芯片設(shè)計 進行全面的時序功能檢查，而且還可利用時序分析的結(jié)果來優(yōu)化設(shè)計，因此靜態(tài)時序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計的驗證中。

動態(tài)時序模擬就是通常的仿真，因為不可能產(chǎn)生完備的測試向量，覆蓋門級網(wǎng)表中的每一條路徑。因此在動態(tài)時序分析中，無法暴露一些路徑上可能存在的時序問題。

17

Q：LATCH 和 DFF 的概念和區(qū)別？

（1）概念

電平敏感的存儲器件稱為鎖存器；分高電平鎖存器和低電平鎖存器，用于不同時鐘間的同步。

有交叉耦合的門構(gòu)成的雙穩(wěn)態(tài)存儲器件稱為觸發(fā)器，分為上升沿觸發(fā)和下降沿觸發(fā)，可認為是兩個不同電平敏感的鎖存器串聯(lián)而成，前一個鎖存器決定了觸發(fā)器的建立時間，后一個鎖存器決定了觸發(fā)器的保持時間。

（2）區(qū)別

latch 由電平觸發(fā)，非同步控制。在使能信號有效時 latch 相當于通路，在使能信號無效時 latch 保持輸出狀態(tài)。DFF 由時鐘沿觸發(fā)，同步控制。

latch 容易產(chǎn)生毛刺（glitch），DFF 則不易產(chǎn)生毛刺。

如果使用門電路來搭建 latch 和 DFF，則 latch 消耗的門資源比 DFF 要少，這是 latch 比 DFF 優(yōu)越的地方。所以，在 ASIC 中使用 latch 的集成度比 DFF 高，但在 FPGA 中正好相反，因為 FPGA 中沒有標準的 latch 單元，但有 DFF 單元，一個 LATCH 需要多個 LE 才能實現(xiàn)。

latch 將靜態(tài)時序分析變得極為復雜。

一般的設(shè)計規(guī)則是：在絕大多數(shù)設(shè)計中避免產(chǎn)生 latch。它會讓您設(shè)計的時序完蛋，并且它的隱蔽性很強，非老手不能查出。latch 最大的危害在于不能過濾毛刺。這對于下一級電路是極其危險的。所以，只要能用 D 觸發(fā)器的地方，就不用 latch。

有些地方?jīng)]有時鐘，也只能用 latch 了。比如現(xiàn)在用一個 clk 接到 latch 的使能端（假設(shè)是高電平使能），這樣需要的 setup 時間，就是數(shù)據(jù)在時鐘的下降沿之前需要的時間，但是如果是一個 DFF，那么 setup 時間就是在時鐘的上升沿需要的時間。

這就說明如果數(shù)據(jù)晚于控制信號的情況下，只能用 latch,這種情況就是，前面所提到的 latch timing borrow?；旧舷喈斢诮枇艘粋€高電平時間。也就是說，latch 借的時間也是有限的。

18

Q：latch 與 register 的區(qū)別，為什么現(xiàn)在多用 register？行為級描述中 latch 如何產(chǎn)生的？

Latch（鎖存器）是電平觸發(fā)，Register（寄存器）是邊沿觸發(fā)，register 在同一時鐘邊沿觸發(fā)下動作，符合同步電路的設(shè)計思想，而 latch 則屬于異步電路設(shè)計，往往會導致時序分析困難，不適當?shù)膽?yīng)用 latch 則會大量浪費芯片資源。

19

Q：什么是鎖相環(huán)（PLL）？鎖相環(huán)的工作原理是什么？

鎖相環(huán)是一種反饋電路，其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL 通過比較外部信號的相位和由壓控晶振（VCXO）的相位來實現(xiàn)同步的，在比較的過程中，鎖相環(huán)電路會不斷根據(jù)外部信號的相位來調(diào)整本地晶振的時鐘相位，直到兩個信號的相位同步。

在數(shù)據(jù)采集系統(tǒng)中，鎖相環(huán)是一種非常有用的同步技術(shù)，因為通過鎖相環(huán)，可以使得不同的數(shù)據(jù)采集板卡共享同一個采樣時鐘。

因此，所有板卡上各自的本地 80MHz 和 20MHz 時基的相位都是同步的，從而采樣時鐘也是同步的。因為每塊板卡的采樣時鐘都是同步的，所以都能嚴格地在同一時刻進行數(shù)據(jù)采集。

20

Q：基本放大電路的種類及優(yōu)缺點，廣泛采用差分結(jié)構(gòu)的原因？

基本放大電路按其接法的不同可以分為共發(fā)射極放大電路、共基極放大電路和共集電極放大電路，簡稱共基、共射、共集放大電路。

共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路中居中，輸出電阻較大，頻帶較窄。常做為低頻電壓放大電路的單元電路。

共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數(shù)和輸出電阻與共射放大電路相當，頻率特性是三種接法中最好的電路。常用于寬頻帶放大電路。

共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸出電阻最小的電路，并具有電壓跟隨的特點。常用于電壓放大電路的輸入級和輸出級，在功率放大電路中也常采用射極輸出的形式。

共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸出電阻最小的電路，并具有電壓跟隨的特點。常用于電壓放大電路的輸入級和輸出級，在功率放大電路中也常采用射極輸出的形式。

審核編輯黃昊宇