Cadence將出席2020中國集成電路峰會

Cadence將于10月30-31日出席2020中國（深圳）集成電路峰會，展示應用在AI、高性能計算和5G設計中的系統(tǒng)和軟件驗證方案。

2020中國（深圳）集成電路峰會即將于2020年10月30-31日在深圳華僑城洲際大酒店召開。Cadence 作為金牌贊助商，將在Cadence展臺向與會觀眾展示包括：企業(yè)級仿真驗證技術方案、系統(tǒng)仿真等豐富技術內容。同時，Cadence的技術專家將帶來題為“AI大時代中的設計驗證挑戰(zhàn)”的技術演講。

2020中國（深圳）集成電路峰會是由深圳市人民政府聯(lián)合國家“核高基”重大專項總體專家組、國家集成電路設計產業(yè)技術創(chuàng)新聯(lián)盟、中國半導體行業(yè)協(xié)會集成電路設計分會主辦。本屆IC峰會以“新時期、芯生態(tài)”為主題，聚集IC設計產業(yè)、研討先進特色制造和封裝工藝、探索創(chuàng)新生態(tài)體系、促進產品創(chuàng)新應用。

技術演講

主題：AI大時代中的設計驗證挑戰(zhàn)

時間：2020年10月30日 1430

地點：深圳華僑城洲際大酒店巴塞羅那廳

演講人：張立偉，Cadence公司技術應用總監(jiān)

演講簡介：隨著現(xiàn)今設計規(guī)模、設計復雜性的指數(shù)級增長，如何提高模塊級驗證的完整性，加速SoC、系統(tǒng)級的仿真速度，在芯片投片之前完成操作系統(tǒng)的啟動，性能及功耗的評估，縮短bug發(fā)現(xiàn)和解決的周期，按期高質地完成驗證工作，成為芯片成功的關鍵環(huán)節(jié)之一。與會觀眾（設計，驗證，系統(tǒng)和軟件工程師/項目經理）可以通過本次技術演講環(huán)節(jié)了解如何利用Cadence驗證方案中的機器學習技術更好地解決AI，高性能計算和5G應用中的系統(tǒng)和軟件驗證的挑戰(zhàn)，獲知業(yè)界最新的解決方案及同行的經驗分享。

關于Cadence

Cadence 在計算軟件領域擁有超過 30 年的專業(yè)經驗，是電子設計產業(yè)的關鍵領導者?；诠镜?a target="_blank">智能系統(tǒng)設計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產品，助力電子設計概念成為現(xiàn)實。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向消費電子、超大規(guī)模計算、5G通訊、汽車、移動、航空、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到系統(tǒng)的卓越電子產品。Cadence 已連續(xù)六年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網站cadence.com。

2020 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產。

原文標題：Cadence將出席2020中國（深圳）集成電路峰會

文章出處：【微信公眾號：Cadence楷登】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq