快速挑選電阻電容封裝形式

1. 電阻電容的封裝形式如何選擇，有沒有什么原則?比如,同樣是 104 的電容有 0603、0805 的封裝，同樣是 10uF 電容有 3216，0805,3528 等封裝形式，選擇哪種封裝形式比較合適呢?

我看到的電路里常用電阻電容封裝：

電容：

0.01uF 可能的封裝有 0603、0805

10uF 的封裝有 3216、3528、0805

100uF 的有 7343

320pF 封裝：0603 或 0805

電阻：

4.7K、10k、330、33 既有 0603 又有 0805 封裝。

請問怎么選擇這些封裝?

答：貼片的封裝主要有：0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W

電容電阻外形尺寸與封裝的對應關系是: 0402=1.0x0.5 0603=1.6x0.8 0805=2.0x1.2 1206=3.2x1.6 1210=3.2x2.5 1812=4.5x3.2 2225=5.6x6.5

電容本身的大小與封裝形式無關，封裝與標稱功率有關。它的長和寬一般是用毫米表示的。但是型號是采用的英寸的表示方法。

選擇合適的封裝第一要看你的 PCB 空間，是不是可以放下這個器件。一般來說，封裝大的器件會比較便宜，小封裝的器件因為加工進度要高一點，有可能會貴一點，然后封裝大的電容耐壓值會比封裝小的同容量電容耐壓值高，這些都是要根據你實際的需要來選擇的，另外，小封裝的元器件對貼裝要求會高一點，比如 SMT 機器的精度。如手機里面的電路板，因為空間有限，工作電壓低，就可以選用 0402 的電阻和電容，而大容量的鉭電容就多為 3216 等等大的封裝

2. 有時候兩個芯片的引腳(如芯片 A 的引腳 1,芯片 B 的引腳 2)可以直接相連，有時候引腳之間(如 A-1 和 B-2)之間卻要加上一片電阻，如 22 歐，請問這是為什么?這個電阻有什么作用?電阻阻值如何選擇?

答：這個電阻一般是串電阻，拿來做阻抗匹配的，當然也可以做降壓用，用于 3.3V I/O 連接 2.5V I/O 類似的應用上面。阻值的選擇要認真看 Datasheet，來計算

3. 藕合電容如何布置?有什么原則?是不是每個電源引腳布置一片 0.1uf?有時候看到 0.1uf 和 10uf 聯合起來使用，為什么?

答：電容靠近電源腳。

補充一點看法：

在兩個芯片的引腳之間串連一個電阻，一般都是在高速數字電路中，為了避免信號產生振鈴(即信號的上升或下降沿附近的跳動)。原理是該電阻消耗了振鈴功率，也可以認為它降低了傳輸線路的 Q 值。

通常在數字電路設計中要真正做到阻抗匹配是比較困難的，原因有二：1、實際的印制板上連線的阻抗受到面積等設計方面的限制;2、數字電路的輸入阻抗和輸出阻抗不象模擬電路那樣基本固定，而是一個非線性的東西。

實際設計時，我們常用 22 到 33 歐姆的電阻，實踐證明，在此范圍內的電阻能夠較好地抑制振鈴。但是事物總是兩面的，該電阻在抑制振鈴的同時，也使得信號延時增加，所以通常只用在頻率幾兆到幾十兆赫茲的場合。頻率過低無此必要，而頻率過高則此法的延時會嚴重影響信號傳輸。另外，該電阻也往往只用在對信號完整性要求比較高的信號線上，例如讀寫線等，而對于一般的地址線和數據線，由于芯片設計總有一個穩(wěn)定時間和保持時間，所以即使有點振鈴，只要真正發(fā)生讀寫的時刻已經在振鈴以后，就無甚大影響。

前面已經補充了一點，再補充一點：關于接地問題。

接地是一個極其重要的問題，有時關系到設計的成敗。

首先要明確的是，所有的接地都不是理想的，在任何時候都具有分布電阻與分布電感，前者在信號頻率較低時起作用，后者則在信號頻率高時成為主要影響因素。由于上述分布參數的存在，信號在經過地線的時候，會產生壓降以及磁場。若這些壓降或磁場(以及由該磁場引起的感應電壓)耦合到其它電路的輸入，就可能會被放大(模擬電路中)或影響信號完整性(數字電路中)。所以，一般要求在設計時就考慮這些影響，有一個大致的原則如下：

1、在頻率較低的電路中(尤其是模擬電路或模數混合電路中的模擬部分)，采用單點接地，即各級放大器的地線(包括電源線)分別接到電源輸出端，成為星形連接，并且在這個星的節(jié)點上接一個大電容。這樣做的目的是避免信號在地線上的壓降耦合到其他放大器中。

2、在模擬電路中(尤其是小信號電路)要避免出現地線環(huán)，因為環(huán)狀的地線會產生感應電流，此電流造成的感應電勢是許多干擾信號的來源。

3、如果是單純的數字電路(包括模數混合電路中的數字部分)且信號頻率不高(一般不超過 10 兆)，可以共用一組電源與地線，但是必須注意每個芯片的退耦電容必須靠近芯片的電源與地引腳。

4、在高速的數字電路(例如幾十兆的信號頻率)中，必須采取大面積接地，即采用 4 層以上的印制板，其中有一個單獨的接地層。這樣做的目的是給信號提供一個最短的返回路徑。由于高速數字信號具有很高的諧波分量，所以此時地線與信號線之間構成的回路電感成為主要影響因素，信號的實際返回路徑是緊貼在信號線下面的，這樣構成的回路面積最小(從而電感最小)。大面積接地提供了這樣的返回路徑的可能性，而采用其他的接地方式均無法提供此返回路徑。需要注意的是，要避免由于過孔或其他器件在接地平面上造成的絕緣區(qū)將信號的返回路徑割斷(地槽)，若出現這種情況，情況會變得十分糟糕。

5、高頻模擬電路，也要采取大面積接地。但是由于此時的信號線要考慮阻抗匹配問題，所以情況更復雜一些，在這里就不展開了。

審核編輯黃宇