具有FIFO（先進先出）設置的UARTJ串行接口控制

本應用筆記介紹了具有FIFO（先進先出）設置說明的UARTJ串行接口控制，以及使用示例的概述。該文檔還描述了使用環(huán)境，例如電路圖，開發(fā)環(huán)境，所使用的軟件以及帶有流程圖，主要處理，接收/發(fā)送中斷處理和寄存器設置的示例應用程序。

概述

本應用筆記舉例說明了UARTJ的用法示例。

該示例程序對V850E2 / MN4微控制器進行了基本的初始設置，例如時鐘頻率的選擇和端口I / O的設置。初始化結束后的主要處理將執(zhí)行UARTJ1和UART3之間的串行通信。UARTJ1發(fā)送數(shù)據，而UARTJ3接收數(shù)據。

該軟件的要點如下所示。

UARTJ軟件處理

主循環(huán)處理

主循環(huán)處理主要分為兩個。它反復控制發(fā)送/接收，并等待發(fā)送/接收結束。如果在設置了UARTJ的操作之后將發(fā)送數(shù)據寫入URTJnFTX寄存器，則將數(shù)據寫入發(fā)送FIFO。存儲在發(fā)送FIFO中的數(shù)據被傳送到發(fā)送移位寄存器，然后通過TXDnF引腳開始串行發(fā)送。

在此示例程序中，發(fā)送UARTJ1發(fā)送16字節(jié)數(shù)據，接收UARTJ3從UARJ1接收16字節(jié)數(shù)據。內部RAM具有16字節(jié)（一個字節(jié)（一個塊數(shù)據）?16）的用戶發(fā)送陣列來存儲發(fā)送數(shù)據，而16字節(jié)的用戶接收陣列來存儲接收數(shù)據。

當在主循環(huán)處理期間發(fā)生發(fā)送/接收中斷或狀態(tài)中斷時，將執(zhí)行相應的中斷處理。在此示例程序中，中斷在以下列出的時間發(fā)生。

發(fā)送中斷：當發(fā)送FIFO為空時

接收中斷：當接收FIFO滿時

狀態(tài)中斷：在接收或發(fā)送過程中發(fā)生錯誤時

發(fā)展

必須安裝下面列出的通行費才能運行示例程序。

CubeSuite +
瑞薩電子的集成開發(fā)環(huán)境CubeSuite +提供了用戶開發(fā)應用程序所需的各種軟件開發(fā)工具。用戶可以在各種開發(fā)階段無縫，輕松地使用這些工具，包括編碼，匯編，編譯，使用仿真器或模擬器進行調試以及Flash編程。

MINICUBE
MINICUBE是瑞薩電子的通用在線仿真器，它采用JTAG接口系統(tǒng)。它允許用戶調試板載真實處理器，并提供高度透明和穩(wěn)定的仿真功能。需要適配器才能將TB板連接到MINICUBE。

狀態(tài)中斷處理

在發(fā)送/接收過程中發(fā)生錯誤時，會發(fā)生狀態(tài)中斷請求。

數(shù)據一致性錯誤

超時錯誤

取景錯誤

奇偶校驗錯誤

溢出錯誤

溢出錯誤

狀態(tài)中斷處理

當在發(fā)送/接收期間檢測到錯誤時，URTJnSTR1和URTJnFSTR1寄存器中的相應錯誤標志將設置為1。然后，UARTJ狀態(tài)中斷處理將清除發(fā)送/接收FIFO。通過等待相當于傳輸16字節(jié)數(shù)據所需的時間來清除發(fā)送FIFO。通過從中讀取所有接收到的數(shù)據來清除接收FIFO。內部RAM中的發(fā)送標志和接收標志設置為1。通過URTJnSTC和URTJnFSTC寄存器清除SFR錯誤標志，并清除發(fā)送/接收中斷請求或狀態(tài)中斷請求。UARTJ1和UARTJ3暫時停止并返回主循環(huán)（在主循環(huán)處理中恢復發(fā)送/接收）。

編輯：hfy