0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

仿真反射詳解:DDR3的時(shí)鐘信號(hào)

電子設(shè)計(jì) ? 來源:一博科技 ? 作者:一博科技 ? 2021-04-19 11:42 ? 次閱讀

一些經(jīng)驗(yàn)公式

在上面給大家展示的這張圖其實(shí)是非常有代表意義的:

pIYBAGB8--iAHpFfAAEgbJg-iLQ093.png

這是一個(gè)1GHz的信號(hào),上升沿大概在0.1ns左右。大家想到了什么?

是的,DDR3的時(shí)鐘信號(hào)。

五倍頻諧波合成一個(gè)波形,上升沿時(shí)間為信號(hào)周期的十分之一,符合我們一切對(duì)信號(hào)完整性的預(yù)期。

該信號(hào)五倍頻率處的這個(gè)諧波稱之為最高次有效諧波,我們前文中說的集總參數(shù)與分布參數(shù)界限的λ/20,指的就是最高次有效諧波的λ/20。所以一個(gè)1GHz的信號(hào)(注意這里說的是信號(hào),不是正弦波),通常他的λ/20是60mil。

但是否每個(gè)波形的最高次有效諧波都是信號(hào)的五倍頻呢?并不一定,大家看下面兩幅圖:

xiangjieer02.png

xiangjieer03.png

這是兩個(gè)頻率為500MHz的信號(hào),他們周期相等,幅值也相等,但是上升沿不一樣。很明顯,上升沿較抖的紅色信號(hào)直到9倍頻處還有較為明顯的頻率分量,而上升沿較緩的藍(lán)色信號(hào)在三倍頻以后的頻率分量就非常少了。

什么時(shí)候會(huì)出現(xiàn)這種狀況呢,不是說好了上升沿時(shí)間為信號(hào)周期的十分之一嗎?

由于工藝的不斷更新?lián)Q代,芯片的die電容不斷減小,現(xiàn)在大量的100MHz信號(hào)的上升沿達(dá)到了0.2ns甚至更少,高速先生不久前就碰到過66MHz的信號(hào)反射非常嚴(yán)重的。

同樣是因?yàn)楣に嚨脑?,按照上升沿時(shí)間為信號(hào)周期的十分之一計(jì)算的話,25Gbps信號(hào)的上升時(shí)間應(yīng)為8ps,臣妾做不到??!所以在802.3bj中,要求的25G信號(hào)的上升沿為9.6ps(20%-80%)。而在現(xiàn)在的高速無源鏈路上只關(guān)心到信號(hào)中心頻率的兩倍頻處,再高的頻率分量由芯片來給你保證了。

為了輔助我們得出最高次有效頻率,我們還有這些經(jīng)驗(yàn)公式:0.35/Tr,0.5/Tr??????其中Tr單位使用ns的話,得到的頻率為GHz,兩個(gè)公式的區(qū)別在于對(duì)最高次有效諧波定義的嚴(yán)格與否。

等等!各位看官不要走!如果您覺得這樣計(jì)算最高次有效諧波的波長(zhǎng)再除以二十再跟傳輸線長(zhǎng)度來進(jìn)行對(duì)比來判斷是集總參數(shù)還是分布參數(shù)再去決定是否考慮傳輸線效應(yīng)太麻煩的話,這里還有個(gè)最簡(jiǎn)單的:

xiangjieer04.png

就是這個(gè)了,如果上升時(shí)間小于六倍的傳輸延時(shí),我們需要考慮傳輸線效應(yīng),稱之為高速。

最后,讓我們來對(duì)比一下兩種方法算出來的分布參數(shù)與高速有何不同,拿我們最開始的DDR3的波形舉例:

上升時(shí)間Tr為100ps;

高速的臨界條件為傳輸延時(shí)為16.6ps;

16.6ps傳輸?shù)拈L(zhǎng)度為100mil;

100mil為3GHz正弦波的λ/20;

3GHz約等于使用0.35/Tr來算最高次諧波3.5GHz;

如果使用0.5/Tr來算最高次諧波的話,他的最高次諧波為5GHz;

回到文章頂部看我們最開始分享的那張圖??????

其實(shí)我們用有效頻率的二十分之波長(zhǎng)來定義分布/集總參數(shù)與用六分之上升時(shí)間來定義高速/低速信號(hào)是完全一樣的東西啊。

路的反射

文章未動(dòng),公式先行:

xiangjieer05.png

inc ──入射 trans ──傳輸 refl── 反射

當(dāng)信號(hào)穿越阻抗不連續(xù)的點(diǎn)時(shí),會(huì)產(chǎn)生反射電壓與電流,從而使得分界面兩邊的電壓和電流相等(基爾霍夫定律)。
這樣就有如下公式:

fanshegongshi01.jpg

其中,由歐姆定律有:

fanshegongshi02.jpg

將基爾霍夫電流定律的電流用V/Z替代后:

fanshegongshi03.jpg

將V_trans替換后:

fanshegongshi04.jpg

由該公式我們可以得出:
反射系數(shù)

fanshegongshi05.jpg

傳輸系數(shù)

fanshegongshi06.jpg

在這里給大家自爆一下高速先生小時(shí)候?qū)W習(xí)過程中做過的筆記:

xiangjieer06.png

xiangjieer07.png

對(duì)于理工科來說,一些從數(shù)學(xué)上去理解問題的過程是必不可少,也是最直觀的。

高速先生也和大家一樣,學(xué)習(xí)反射都是從手算反彈圖開始的。同樣的,小高速先生 在畫出反彈圖之后曾經(jīng)覺得自己懂反射了。

可是轉(zhuǎn)念一想,還是發(fā)現(xiàn)了很多無法理解的問題:

為什么測(cè)試時(shí)在通道中間測(cè)試到的波形有回溝,而在終端測(cè)試到的波形又是好的?

Breakout區(qū)域有一次阻抗不連續(xù),但走出該區(qū)域之后,走線從細(xì)變寬,會(huì)增加一次反射,那是不是全程按照breakout區(qū)域走線會(huì)比較好?源端匹配電阻是不是也增加了一次反射?

xiangjieer08.png

是的,其實(shí)這些用一句“傳輸線很短的時(shí)候反射掩蓋在上升沿中了”就可以解釋。但是到底是怎么掩蓋在上升沿中的?

我們發(fā)現(xiàn)在上方的反彈圖中傳輸延時(shí)遠(yuǎn)遠(yuǎn)大于信號(hào)的上升時(shí)間,在計(jì)算反射時(shí)我們用的電壓實(shí)際上是信號(hào)高電平的電壓,并沒有關(guān)注上升沿過程中其他電平的狀態(tài),但實(shí)際上的情況并不是這樣,可是如果我們?nèi)绻焉仙氐臓顟B(tài)加入算式中,那這游戲可就沒法玩了。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DDR3
    +關(guān)注

    關(guān)注

    2

    文章

    273

    瀏覽量

    42083
  • 諧波
    +關(guān)注

    關(guān)注

    7

    文章

    783

    瀏覽量

    41639
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    DDR3寄存器和PLL數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《DDR3寄存器和PLL數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-23 11:06 ?0次下載
    <b class='flag-5'>DDR3</b>寄存器和PLL數(shù)據(jù)表

    基于FPGA的DDR3多端口讀寫存儲(chǔ)管理設(shè)計(jì)

    控制模塊用戶接口讀操作設(shè)計(jì) 用戶接口讀操作也分為地址系統(tǒng)和數(shù)據(jù)系統(tǒng)。用戶接口讀操作信號(hào)說明如表2所列。 表2 DDR3控制器用戶接口讀操作信號(hào)說明 地址系統(tǒng)與寫操作相同,在時(shí)鐘
    發(fā)表于 06-26 18:13

    華邦傾力挺進(jìn)DDR3市場(chǎng),抓住轉(zhuǎn)單商機(jī)

    華邦自DDR2時(shí)期就深入物聯(lián)網(wǎng)、汽車、工業(yè)、電信等高附加值領(lǐng)域,而隨著制程升級(jí)至DDR3階段,該公司開始加大對(duì)DDR3產(chǎn)能建設(shè)的投資力度。高雄工廠今年引入了20納米設(shè)備,產(chǎn)能逐漸釋放,未來將成為華邦新制程DRAM產(chǎn)品的主要生產(chǎn)基
    的頭像 發(fā)表于 05-13 10:03 ?342次閱讀

    全套DDRDDR2、DDR3、DDR3L、LPDDR3DDR4 電源解決方案同步降壓控制器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《全套DDRDDR2、DDR3、DDR3L、LPDDR3DDR4 電源
    發(fā)表于 04-09 09:51 ?7次下載
    全套<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 電源解決方案同步降壓控制器數(shù)據(jù)表

    完整DDR,DDR2,DDR3 和LPDDR3 存儲(chǔ)器電源解決方案同步降壓控制器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《完整DDR,DDR2,DDR3 和LPDDR3 存儲(chǔ)器電源解決方案同步降壓控制器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 04-09 09:49 ?0次下載
    完整<b class='flag-5'>DDR</b>,<b class='flag-5'>DDR</b>2,<b class='flag-5'>DDR3</b> 和LPDDR<b class='flag-5'>3</b> 存儲(chǔ)器電源解決方案同步降壓控制器數(shù)據(jù)表

    完整的DDR2、DDR3DDR3L內(nèi)存電源解決方案同步降壓控制器TPS51216數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《完整的DDR2、DDR3DDR3L內(nèi)存電源解決方案同步降壓控制器TPS51216數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 03-13 13:58 ?0次下載
    完整的<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L內(nèi)存電源解決方案同步降壓控制器TPS51216數(shù)據(jù)表

    適用于DDR2、DDR3、DDR3L和DDR4且具有VTTREF緩沖基準(zhǔn)的TPS51206 2A峰值灌電流/拉電流DDR終端穩(wěn)壓器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《適用于DDR2、DDR3、DDR3L和DDR4且具有VTTREF緩沖基準(zhǔn)的TPS51206 2A峰值灌電流/拉電流DDR
    發(fā)表于 03-13 13:53 ?1次下載
    適用于<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L和<b class='flag-5'>DDR</b>4且具有VTTREF緩沖基準(zhǔn)的TPS51206 2A峰值灌電流/拉電流<b class='flag-5'>DDR</b>終端穩(wěn)壓器數(shù)據(jù)表

    具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51716完整DDR2、DDR3DDR3L、LPDDR3DDR4內(nèi)存電源解決方案數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51716完整DDR2、DDR3DDR3L、LPDDR3DDR4內(nèi)
    發(fā)表于 03-13 11:13 ?0次下載
    具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51716完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b>和<b class='flag-5'>DDR</b>4內(nèi)存電源解決方案數(shù)據(jù)表

    完整的DDRDDR2和DDR3內(nèi)存電源解決方案同步降壓控制器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《完整的DDR、DDR2和DDR3內(nèi)存電源解決方案同步降壓控制器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 03-13 10:16 ?1次下載
    完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2和<b class='flag-5'>DDR3</b>內(nèi)存電源解決方案同步降壓控制器數(shù)據(jù)表

    DDR1/2/3數(shù)據(jù)預(yù)取技術(shù)原理詳解

    時(shí)鐘頻率:可通過倍頻技術(shù)升級(jí)的核心頻率。時(shí)鐘頻率可以理解為IO Buffer的實(shí)際工作頻率,DDR2中時(shí)鐘頻率為核心頻率的2倍,DDR3
    的頭像 發(fā)表于 12-25 18:18 ?3832次閱讀
    <b class='flag-5'>DDR</b>1/2/<b class='flag-5'>3</b>數(shù)據(jù)預(yù)取技術(shù)原理<b class='flag-5'>詳解</b>

    如何使用SigXplorer進(jìn)行高速信號(hào)反射仿真

    ,形成反射波。這種反射波可能會(huì)干擾原始信號(hào),引發(fā)信號(hào)完整性問題,如時(shí)序錯(cuò)誤、眼圖閉合不良等。如何進(jìn)行高速信號(hào)
    的頭像 發(fā)表于 12-23 08:12 ?1719次閱讀
    如何使用SigXplorer進(jìn)行高速<b class='flag-5'>信號(hào)</b><b class='flag-5'>反射</b><b class='flag-5'>仿真</b>

    DDR3存儲(chǔ)廠迎漲價(jià)商機(jī) 華邦、鈺創(chuàng)、晶豪科等訂單涌進(jìn)

    法人方面解釋說:“標(biāo)準(zhǔn)型dram和nand目前由三星、sk hynix、美光等跨國企業(yè)主導(dǎo),因此,中臺(tái)灣企業(yè)在半導(dǎo)體制造方面無法與之抗衡?!痹?b class='flag-5'>ddr3 ddr3的情況下,臺(tái)灣制造企業(yè)表現(xiàn)出強(qiáng)勢(shì)。ddr3的價(jià)格也隨之上漲,給臺(tái)灣半
    的頭像 發(fā)表于 11-14 11:29 ?680次閱讀

    DDR4和DDR3內(nèi)存都有哪些區(qū)別?

    DDR4和DDR3內(nèi)存都有哪些區(qū)別? 隨著計(jì)算機(jī)的日益發(fā)展,內(nèi)存也越來越重要。DDR3DDR4是兩種用于計(jì)算機(jī)內(nèi)存的標(biāo)準(zhǔn)。隨著DDR4內(nèi)存
    的頭像 發(fā)表于 10-30 09:22 ?9862次閱讀

    闡述DDR3讀寫分離的方法

    DDR3是2007年推出的,預(yù)計(jì)2022年DDR3的市場(chǎng)份額將降至8%或以下。但原理都是一樣的,DDR3的讀寫分離作為DDR最基本也是最常用的部分,本文主要闡述
    的頭像 發(fā)表于 10-18 16:03 ?839次閱讀
    闡述<b class='flag-5'>DDR3</b>讀寫分離的方法

    DDR3DDR4的技術(shù)特性對(duì)比

    摘要:本文將對(duì)DDR3DDR4兩種內(nèi)存技術(shù)進(jìn)行詳細(xì)的比較,分析它們的技術(shù)特性、性能差異以及適用場(chǎng)景。通過對(duì)比這兩種內(nèi)存技術(shù),為讀者在購買和使用內(nèi)存產(chǎn)品時(shí)提供參考依據(jù)。
    發(fā)表于 09-27 17:42 ?3007次閱讀