0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

等長對(duì)我們信號(hào)質(zhì)量有什么影響?

454398 ? 來源:一博科技 ? 作者:陳德恒 ? 2021-04-13 10:00 ? 次閱讀

讓我們來看看等長對(duì)我們信號(hào)質(zhì)量的影響。

眾所周知,SERDES信號(hào)都是由差分傳輸?shù)模簿褪钦f,兩根信號(hào)線同時(shí)傳輸兩個(gè)大小相等,方向相反的信號(hào),接收端接收到的信號(hào)由兩線相減得來。當(dāng)兩根線完全等長的時(shí)候,我們看到的波形應(yīng)該是這樣子的:

pIYBAGB0-syAB9LiAAE43xulMAM169.png

兩次經(jīng)過零軸的時(shí)間差為5ns,剛好是信號(hào)的一個(gè)UI。

當(dāng)兩線不等長的時(shí)候,我們看到的波形是這個(gè)樣子的:

dcserdes-2.jpg

上升沿明顯變緩有木有。再將兩個(gè)對(duì)比看看:

dcserdes-3.jpg

圖中,藍(lán)色的是N與P不等長的信號(hào),可以看到,當(dāng)兩線不等長的時(shí)候,差分信號(hào)的能量明顯變?nèi)趿?,那多的能量去哪里了呢?/p>

差分對(duì)之中除了差模能量之外還有共模能量,差模是N與P之間相減,共模是N與P之間相加。能量總是守恒的,多的能量變成了共模能量繼續(xù)存在,圖片:

dcserdes-4.jpg

如果兩線的長度相差再大一些,我們接收端接收到的信號(hào)將會(huì)變成這樣:

dcserdes-5.jpg

可以看到,兩次經(jīng)過零軸的時(shí)間由之前的5ns變成了4.8ns?;蛘哒f,N與P的長度差,引起了0.04UI的抖動(dòng)。這時(shí)候,串行的Clock recovery該花點(diǎn)心思才能將其時(shí)鐘解出來了。而且在進(jìn)行時(shí)鐘與數(shù)據(jù)對(duì)位的時(shí)候,是對(duì)在0V這個(gè)階梯的左邊還是對(duì)在右邊呢?這又會(huì)引起時(shí)序問題的出現(xiàn)。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 波形
    +關(guān)注

    關(guān)注

    3

    文章

    375

    瀏覽量

    31376
  • SerDes
    +關(guān)注

    關(guān)注

    6

    文章

    187

    瀏覽量

    34734
  • 等長
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    7528
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    pcb設(shè)計(jì)中常見的走線等長要求是什么

    我們俗稱的 PCB 信號(hào)等長處理。等長的目標(biāo)是為了滿足同組信號(hào)的時(shí)序匹配要求。 2、等長范圍應(yīng)嚴(yán)
    的頭像 發(fā)表于 07-27 07:40 ?3219次閱讀
    pcb設(shè)計(jì)中常見的走線<b class='flag-5'>等長</b>要求是什么

    PCB設(shè)計(jì)規(guī)則——等長 的體會(huì)

    等長是PCB設(shè)計(jì)的時(shí)候經(jīng)常遇到的問題。存儲(chǔ)芯片總線要等長,差分信號(hào)等長。什么時(shí)候需要做等長等長
    發(fā)表于 12-01 11:00

    Altium designer 等長布線

    “就會(huì)造成阻抗不匹配,相同時(shí)序要求的”信號(hào)“造成時(shí)序不一樣彼此之間延時(shí),就算是皮秒級(jí)的信號(hào)延時(shí)都能造成嚴(yán)重錯(cuò)誤。所以學(xué)會(huì)等長布線尤為重要
    發(fā)表于 03-09 09:54

    一個(gè)等時(shí)不等長的DDR

    高速先生原創(chuàng)文 | 劉為霞關(guān)于DDR的設(shè)計(jì),經(jīng)歷過無數(shù)項(xiàng)目歷練的攻城獅們,肯定是很得心應(yīng)手的。對(duì)于信號(hào)質(zhì)量方面的改善,相信大家應(yīng)該已經(jīng)自己的獨(dú)門技巧了。同組同層,容性負(fù)載補(bǔ)償,加上拉電阻等等,總有
    發(fā)表于 06-20 09:06

    Altium Designer如何繞等長

    本帖最后由 山文豐 于 2020-7-14 14:32 編輯 1、為什么要等長等長的重要性。在 PCB 設(shè)計(jì)中,等長走線主要是針對(duì)一些高速的并行總線來講的。由于這類并行總線往往
    發(fā)表于 07-14 14:30

    用allegro使二條時(shí)鐘線等長的設(shè)計(jì)置

    為了使二個(gè)SDRAM的時(shí)鐘線等長,設(shè)置等長的方法很多,在這里我們只為了二條時(shí)鐘線等長來學(xué)習(xí)如何通過設(shè)置約束規(guī)則然后通
    發(fā)表于 06-21 11:57 ?1465次閱讀
    用allegro使二條時(shí)鐘線<b class='flag-5'>等長</b>的設(shè)計(jì)置

    allegro_差分線等長設(shè)置

    allegro_差分線等長設(shè)置,需要的下來看看
    發(fā)表于 02-22 16:15 ?62次下載

    一種頻率估計(jì)的倍頻等長信號(hào)加權(quán)融合算法

    鑒于倍頻等長信號(hào)具有重要研究價(jià)值,而其現(xiàn)有頻率估計(jì)方法存在嚴(yán)重不足,提出一種新型加權(quán)融合算法。首先,根據(jù)倍頻等長信號(hào)間頻率的倍數(shù)生成倍頻修正矩陣,對(duì)倍頻等長信號(hào)頻譜進(jìn)行同頻化處理,使之達(dá)到同頻
    發(fā)表于 03-05 11:48 ?49次下載

    Allegro中關(guān)于繞等長的自動(dòng)功能

    了單線的自動(dòng)等長,那就肯定不會(huì)放過板上隨處可見的差分了,看大招——Auto-interactive Phase Tune。現(xiàn)在板子的速率越來越高,板上的差分線也就跟著越來越多,對(duì)內(nèi)等長的工作量自然就加大了。但是自從
    的頭像 發(fā)表于 10-19 15:33 ?2.7w次閱讀

    等長的命令和技巧

    上述并行總線等長布線的概念。但因?yàn)檫@些串行信號(hào)都采用差分信號(hào),為了保證差分信號(hào)信號(hào)質(zhì)量,對(duì)差分
    的頭像 發(fā)表于 11-29 15:34 ?5209次閱讀

    三個(gè)步驟,PCB設(shè)計(jì)信號(hào)等長分析

    但是我們做設(shè)計(jì)時(shí)有時(shí)發(fā)現(xiàn)DDR器件等長沒有做,其成品也可正常運(yùn)行,并沒產(chǎn)生影響,原因一般是系統(tǒng)軟件對(duì)此信號(hào)做了延時(shí)處理,軟件上做了時(shí)序控制。對(duì)于帶狀線來說,每1ps延時(shí)對(duì)應(yīng)的走線長度是6mil左右,所以一般
    的頭像 發(fā)表于 03-19 17:30 ?1w次閱讀

    PCB設(shè)計(jì)做等長走線的目的是什么

    在PCB設(shè)計(jì)中,等長走線主要是針對(duì)一些高速的并行總線來講的。 由于這類并行總線往往多根數(shù)據(jù)信號(hào)基于同一個(gè)時(shí)鐘采樣,每個(gè)時(shí)鐘周期可能要采樣兩次(DDRSDRAM)甚至4次,而隨著芯片運(yùn)行頻率的提高
    的頭像 發(fā)表于 10-24 09:29 ?9273次閱讀

    關(guān)于一個(gè)一個(gè)等時(shí)不等長的DDR設(shè)計(jì)

    關(guān)于DDR的設(shè)計(jì),經(jīng)歷過無數(shù)項(xiàng)目歷練的攻城獅們,肯定是很得心應(yīng)手的。對(duì)于信號(hào)質(zhì)量方面的改善,相信大家應(yīng)該已經(jīng)自己的獨(dú)門技巧了。同組同層,容性負(fù)載補(bǔ)償,加上拉電阻等等,總有一款適合你的DDR。但是
    的頭像 發(fā)表于 03-26 11:57 ?2428次閱讀

    PCB設(shè)計(jì)中如何實(shí)現(xiàn)等長走線

    在 PCB 設(shè)計(jì)中,等長走線主要是針對(duì)一些高速的并行總線來講的。由于這類并行總線往往多根數(shù)據(jù)信號(hào)基于同一個(gè)時(shí)鐘采樣,每個(gè)時(shí)鐘周期可能要采樣兩次(DDR SDRAM)甚至 4 次,而隨著芯片運(yùn)行
    的頭像 發(fā)表于 11-22 11:54 ?1.9w次閱讀

    差分信號(hào)等長及阻抗匹配

    在高速PCB中,為實(shí)現(xiàn)差分信號(hào)等長,且差分對(duì)每條線阻抗連續(xù),有時(shí)候我們需要對(duì)單差分對(duì)做特殊調(diào)整。 對(duì)它的繞線進(jìn)行補(bǔ)償,但是這種補(bǔ)償,需要依據(jù)仿真分析結(jié)果對(duì)差分對(duì)進(jìn)行調(diào)整,仿真結(jié)果提供給PCB設(shè)計(jì)師做
    的頭像 發(fā)表于 03-06 16:44 ?1743次閱讀