0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

關于DDR信號的如何去判斷信號質(zhì)量?

電子設計 ? 來源:一博科技 ? 作者:劉為霞 ? 2021-04-09 10:04 ? 次閱讀

通常,DDR設計完成之后 ,對信號質(zhì)量并沒有一個完全確定的概念,需要我們通過仿真和測試的手段去判斷和驗證。而此時,往往我們拿到的就是一個波形,測試波形或者仿真波形,該如何去判斷其信號質(zhì)量,參照的標準又是怎樣的,就是我們需要去考慮的重點。

DDR信號是數(shù)字信號,表現(xiàn)為0、1兩種形式,一般看到的波形都是類似于正弦波的樣式,什么時候判定為1,什么時候判定為0呢?每一個信號都是以電磁波的形式進行傳輸,因此一定具有相應的幅值,所以判定方法肯定是當幅值高于某一個值時,判定信號為1,低于某一個值時,判定為0。而判定的依據(jù)——某一個值就是可以從JEDEC中找到的。如圖一所示,是DDR3地址命令信號的ACDC標準,對應相應的速率,就可以在波形上面標注出相應的VIH和VIL。當幅值范圍為VIHAC(min)~VIHDC(min)時,判定為1,當幅值范圍為VILAC(max)~VILDC(max)時判定為0,如下圖二所示

o4YBAGBvtQWACrVTAAN6BBuhEMc550.png

圖一

DDR8-02.jpg

圖二

對于做為差分線的CK信號和DQS信號而言,判定的要求又分為單根和差分模式,單根模式的判定標準和地址數(shù)據(jù)線基本一致,如下圖三所示。它的判定標準只有VSEH和VSEL。實際這兩個值對應的就是VIH.AC和VIL.AC。

DDR8-03.jpg

圖三

差分模式如圖四所示,數(shù)據(jù)見表格。

DDR8-04.jpg

DDR8-05.jpg

圖四

而且同時對兩個單根的交點也有一定的要求,如下圖五所示,兩個單根的交點位置要在VSEH和VSEL之間,否則的話差分模式下,正半周期和負半周期可能會有比較大的一個比例差異。

DDR8-06.jpg

圖五

對信號幅值的要求不僅僅在這一個方面,幅值太小,會讓芯片無法識別信號,那么幅值越大,豈不是對于信號的判定越有利。其實不然,一般的芯片都會有一個耐壓值,高于該值,對于芯片的使用壽命會有一個較大的影響,所以,可以看到JEDEC中,還有一個Overshoot和Undershoot的概念,下面是DDR3對于信號這方面的一個要求,圖六中是對Overshoot和Undershoot一個面積區(qū)域和具體的數(shù)值的定義,即最大值的范圍在VSS-0.4~VDD+0.4之間,斜率按照相應的速率查找,其中斜率的定義對于數(shù)據(jù)線和地址線是有區(qū)別的,要用到的時候,在JEDEC中查找即可。

DDR8-07.jpg

DDR8-08.jpg

圖六

這些都是對DDR信號最基礎的認識,只是基于幅值方面的一些要求。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DDR3
    +關注

    關注

    2

    文章

    273

    瀏覽量

    42081
  • DDR
    DDR
    +關注

    關注

    11

    文章

    697

    瀏覽量

    64934
  • 電磁波
    +關注

    關注

    21

    文章

    1427

    瀏覽量

    53570
  • JEDEC
    +關注

    關注

    1

    文章

    36

    瀏覽量

    17400
收藏 人收藏

    評論

    相關推薦

    如何測量數(shù)字傳輸信號質(zhì)量?

    如何測量數(shù)字傳輸信號質(zhì)量?如何保證數(shù)字視頻信號質(zhì)量
    發(fā)表于 06-01 06:16

    過孔STUB長,DDR信號“強”?

    本帖最后由 edadoc 于 2022-5-16 17:29 編輯 作者:一博科技高速先生 姜 杰Layout組有個雷工,大家叫他老雷,盡管畫板多年閱板無數(shù),但還是被SI同事給出的DDR4信號
    發(fā)表于 05-11 09:11

    關于DDR3信號扇出和走線問題解析

    DDR3內(nèi)存已經(jīng)被廣泛地使用,專業(yè)的PCB設計工程師會不可避免地會使用它來設計電路板。本文為您提出了一些關于DDR3信號正確扇出和走線的建議,這些建議同樣也適用于高密度、緊湊型的電路板
    發(fā)表于 06-16 07:17 ?9435次閱讀
    <b class='flag-5'>關于</b><b class='flag-5'>DDR</b>3<b class='flag-5'>信號</b>扇出和走線問題解析

    DDR工作原理_DDR DQS信號的處理

    Random Access Memory的縮寫,即同步動態(tài)隨機存取存儲器。本文首先介紹了DDR工作原理及結構圖,其次闡述了DDR DQS信號的處理,具體的跟隨小編一起來了解一下。
    的頭像 發(fā)表于 05-23 16:07 ?5.2w次閱讀
    <b class='flag-5'>DDR</b>工作原理_<b class='flag-5'>DDR</b> DQS<b class='flag-5'>信號</b>的處理

    DDR高速信號線的布線原則和技巧

    在普通印制電路板的布線中由于信號是低速信號,所以在3W原則的基本布線規(guī)則下按照信號的流向?qū)⑵溥B接起來,一般都不會出現(xiàn)問題。但是如果信號是100M以上的速度時,布線就很有講究了。由于最近
    發(fā)表于 03-24 10:00 ?7556次閱讀
    <b class='flag-5'>DDR</b>高速<b class='flag-5'>信號</b>線的布線原則和技巧

    利用DDR3數(shù)據(jù)眼圖測試來實現(xiàn)快速檢查信號質(zhì)量

    工程師要快速檢查信號質(zhì)量,眼圖測試有助于在極短時間內(nèi)獲悉信號完整性狀況。 測試 DDR 接口信號質(zhì)量
    發(fā)表于 07-23 15:50 ?6498次閱讀
    利用<b class='flag-5'>DDR</b>3數(shù)據(jù)眼圖測試來實現(xiàn)快速檢查<b class='flag-5'>信號</b><b class='flag-5'>質(zhì)量</b>

    ZCU10中MPSoC對DDR復位信號設計

    Xilinx的開發(fā)板ZCU102支持休眠到內(nèi)存(suspend-to-ram)。休眠到內(nèi)存時,DDR進入自刷新,MPSoC被關電,完全不耗電。喚醒時,MPSoC根據(jù)外部輸入信號判斷出不是上電啟動而是
    的頭像 發(fā)表于 11-04 17:02 ?2708次閱讀
    ZCU10中MPSoC對<b class='flag-5'>DDR</b>復位<b class='flag-5'>信號</b>設計

    如何選擇DDR的拓撲結構?怎樣改善信號質(zhì)量呢?

    一般會選擇什么拓撲結構呢?我想,這個應該和個人的設計習慣有關,或者選擇T拓撲,或者選擇Fly-by,沒有標準答案。但是作者最近遇到的一個項目,一個主控拖動兩個DDR顆粒,采用Fly-by結構,信號質(zhì)量就不穩(wěn)定,小批量量產(chǎn)總有幾塊
    的頭像 發(fā)表于 04-08 12:06 ?3226次閱讀
    如何選擇<b class='flag-5'>DDR</b>的拓撲結構?怎樣<b class='flag-5'>去</b>改善<b class='flag-5'>信號</b><b class='flag-5'>質(zhì)量</b>呢?

    DDR4通道中過孔 stub對信號質(zhì)量的影響分析

    今天要給大家分享的文章如下,這次的題目很容易讀懂,就叫DDR4通道里,過孔的stub對信號質(zhì)量的影響分析。 那主要肯定是講過孔stub(殘樁)對DDR4的影響咯。首先呢作者對
    的頭像 發(fā)表于 03-23 11:46 ?6701次閱讀

    如何解決LVDS差分接口的DDR信號問題

    注意,這里的DDR指的是Double Data Rate,雙倍數(shù)據(jù)速率。這篇文章并不是講DDR存儲器系列的東西。
    發(fā)表于 08-20 10:29 ?2450次閱讀
    如何<b class='flag-5'>去</b>解決LVDS差分接口的<b class='flag-5'>DDR</b><b class='flag-5'>信號</b>問題

    看看電源噪聲對信號質(zhì)量的影響

    目前對于DDR4、DDR5等并行信號,信號速率越來越高,電源性能要求也越來越高,今天我們就來看看電源噪聲對信號
    的頭像 發(fā)表于 04-21 09:47 ?2081次閱讀

    改善帶有ECC奇數(shù)負載的DDR2信號質(zhì)量的方法

    這里介紹兩種方式改善帶有ECC的奇數(shù)負載的DDR2信號質(zhì)量。一種不需要改變拓撲結構,另一種需要對拓撲結構進行調(diào)整。
    發(fā)表于 06-15 17:39 ?751次閱讀
    改善帶有ECC奇數(shù)負載的<b class='flag-5'>DDR</b>2<b class='flag-5'>信號</b><b class='flag-5'>質(zhì)量</b>的方法

    模擬信號是什么意思?怎么判斷數(shù)字信號和模擬信號?

    模擬信號是什么意思?常見的模擬信號有哪些?怎么判斷數(shù)字信號和模擬信號? 模擬信號是指采用連續(xù)變化
    的頭像 發(fā)表于 11-22 16:32 ?6609次閱讀

    DDR加終端匹配電阻和不加信號質(zhì)量的區(qū)別

    DDR采用菊花鏈拓撲結構時,由于信號傳輸線較長通常需要在DDR末端加上終端匹配電阻,端接的方式有很多,但是都是為了解決信號的反射問題,通常為了消除
    的頭像 發(fā)表于 12-25 07:45 ?424次閱讀
    <b class='flag-5'>DDR</b>加終端匹配電阻和不加<b class='flag-5'>信號</b><b class='flag-5'>質(zhì)量</b>的區(qū)別

    DDR加終端匹配電阻和不加信號質(zhì)量的區(qū)別

    DDR加終端匹配電阻和不加信號質(zhì)量的區(qū)別? DDR(雙倍數(shù)據(jù)傳輸速率)是一種常用于計算機內(nèi)存的高速數(shù)據(jù)傳輸技術。在DDR中,終端匹配電阻和
    的頭像 發(fā)表于 12-29 13:54 ?822次閱讀