在為期三天的 2020 年虛擬閃存峰會(huì)期間,NEO 半導(dǎo)體首席執(zhí)行官兼創(chuàng)始人許志安(Andy Hsu)進(jìn)行了詳細(xì)的演講,介紹了該公司全新 X-NAND 閃存架構(gòu),該架構(gòu)有望將 SLC 閃存的速度與 QLC 的密度和低價(jià)格相結(jié)合。
NEO Semiconductor 于 2012 年在加利福尼亞州圣何塞成立,并擁有 20 項(xiàng)與存儲(chǔ)器相關(guān)的專(zhuān)利。該公司于 2018 年首次公開(kāi)了其 X-NAND 技術(shù),作為面向 AI 和 5G 新興市場(chǎng)的存儲(chǔ)解決方案,他們現(xiàn)在已經(jīng)分享關(guān)于該技術(shù)的更多細(xì)節(jié)。
▲ 圖源 Tom‘s Hardware ,下同
X-NAND 承諾將提供頂級(jí)性能:該公司聲稱(chēng)其隨機(jī)讀取和寫(xiě)入工作量比 QLC 閃存快 3 倍,并且在順序讀取和寫(xiě)入工作量方面分別超出 27 倍 / 14 倍(請(qǐng)參見(jiàn)上圖)。
這是通過(guò)更小的裸片實(shí)現(xiàn)的,該裸片的尺寸約為 16 平面設(shè)計(jì)的尺寸的 37%(見(jiàn)下圖)。這里可以靈活制定,可以根據(jù)需要的速度減小芯片尺寸。
盡管如此,X-NAND 仍在較小的外形尺寸下提供了較高的并行度,就像在智能手機(jī)或 M.2 驅(qū)動(dòng)硬盤(pán)中那樣。該公司還聲稱(chēng),可以在不影響耐用性或成本的情況下實(shí)現(xiàn)這一目標(biāo),而且消耗的功率非常少。
隨著 NAND 市場(chǎng)轉(zhuǎn)向價(jià)格更便宜但速度更慢的閃存以提高密度(例如,從 3 位 TLC 到 4 位 QLC),性能和耐用性從本質(zhì)有所降低,且讀取和寫(xiě)入延遲增加,這可能會(huì)降低順序?qū)懭胄阅堋_@對(duì)于數(shù)據(jù)中心和 NAS 應(yīng)用程序影響極大。
而消費(fèi)級(jí)的 QLC 硬盤(pán)嚴(yán)重依賴(lài) SLC 緩存,該緩存由部分以單位模式運(yùn)行的本地閃存組成。但是,在企業(yè)工作負(fù)載中很難有足夠的時(shí)間讓你將寫(xiě)入數(shù)據(jù)從 SLC 緩沖區(qū)遷移到主 QLC 存儲(chǔ)中。
取而代之的是,X-NAND 通過(guò)同時(shí)進(jìn)行 SLC 和 QLC 寫(xiě)入模式(請(qǐng)參見(jiàn)下圖),為閃存提供了一種保持 SLC 性能的方法。
他指出,高密度閃存正以極快的速度增長(zhǎng),理由是(西數(shù)) Western Digital 到 2024 年將有 50% 的 QLC 份額。
他對(duì) X-NAND 的目標(biāo)是確保它使用傳統(tǒng)的 NAND 工藝,至少?zèng)]有結(jié)構(gòu)上的變化,因此不會(huì)有額外的成本,以當(dāng)前的 NAND 為基礎(chǔ),采用快速采樣作為解決方案進(jìn)行開(kāi)發(fā)。
該策略旨在加速 QLC 的應(yīng)用,特別是對(duì)于數(shù)據(jù)中心,因?yàn)?flash 的性能不再遠(yuǎn)遠(yuǎn)落后于 I/O 速度。此外,X-NAND 編程和擦除策略的設(shè)計(jì),以大幅提高耐用性,使其壽命超過(guò) QLC 閃存 (見(jiàn)下圖)。
X-NAND 通過(guò)將每個(gè)平面的 16KB 頁(yè)面緩沖區(qū)變?yōu)槊總€(gè)平面的 1KB 頁(yè)面緩沖區(qū)來(lái)實(shí)現(xiàn)這些特性,但平面的大小可以做到 16 倍。
一個(gè)平面(plane)是閃存的最小單位,每個(gè)閃存 die 有一個(gè)或多個(gè)平面。頁(yè)緩沖區(qū)在總線(xiàn)和閃存之間保存?zhèn)鬏斨械臄?shù)據(jù),比如讀寫(xiě)數(shù)據(jù)。閃速模被分割成包含位線(xiàn)或單元串的平面 (見(jiàn)上圖),因此平面分割可以減少位線(xiàn)的長(zhǎng)度,這有助于提高性能。
而當(dāng) X-NAND 在讀取或驗(yàn)證程序時(shí),可通過(guò)屏蔽相鄰位線(xiàn)以減少相應(yīng)的建立時(shí)間 (見(jiàn)下圖),這進(jìn)一步增強(qiáng)了這種技術(shù),使得寫(xiě)入性能提高。
X-NAND 有六個(gè)主要特性 : 多位行寫(xiě)、多平面 QLC 編程、程序掛起、多 bl 讀取、單鎖存 QLC 讀取,以及前面提到的 SLC/QLC 并行編程。根據(jù)實(shí)現(xiàn)的不同,這可以極大地提高程序吞吐量,因?yàn)榭梢栽诰幊绦蛄兄惺褂枚鄠€(gè)平面。
使用多個(gè)存儲(chǔ)單位可允許同時(shí)進(jìn)行 SLC 和 QLC 編程,確保 SLC 頁(yè)面永遠(yuǎn)不會(huì)滿(mǎn),同時(shí)數(shù)據(jù)可以以 SLC 速度編程到 QLC 頁(yè)面。程序可疑功能將允許使用內(nèi)部共享的頁(yè)間緩沖區(qū)數(shù)據(jù)線(xiàn)或 I/O 總線(xiàn)來(lái)盡可能減少延遲。通過(guò)使用平面鎖存每個(gè)位線(xiàn)的讀取來(lái)改進(jìn)讀取,并由于高電容而得以用非破壞性的方式像 DRAM 一樣刷新數(shù)據(jù)。
IT之家提醒,雖然愿景很美好,但該技術(shù)到實(shí)現(xiàn)可能仍需要不短的時(shí)間。
責(zé)任編輯:PSY
-
閃存
+關(guān)注
關(guān)注
16文章
1771瀏覽量
114765 -
NAND
+關(guān)注
關(guān)注
16文章
1666瀏覽量
135931 -
容量
+關(guān)注
關(guān)注
0文章
115瀏覽量
21198
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論