0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計中如何實現(xiàn)等長走線

Wildesbeast ? 來源:21IC ? 作者:21IC ? 2020-11-22 11:54 ? 次閱讀

為什么要等長,等長的重要性

PCB 設(shè)計中,等長走線主要是針對一些高速的并行總線來講的。由于這類并行總線往往有多根數(shù)據(jù)信號基于同一個時鐘采樣,每個時鐘周期可能要采樣兩次(DDR SDRAM)甚至 4 次,而隨著芯片運行頻率的提高,信號傳輸延遲對時序的影響的比重越來越大,為了保證在數(shù)據(jù)采樣點(時鐘的上升沿或者下降沿)能正確采集所有信號的值,就必須對信號傳輸?shù)难舆t進(jìn)行控制。等長走線的目的就是為了盡可能的減少所有相關(guān)信號在 PCB 上的傳輸延遲的差異。

至于 USB/SATA/PCIE 等串行信號,并沒有上述并行總線的時鐘概念,其時鐘是隱含在串行數(shù)據(jù)中的。數(shù)據(jù)發(fā)送方將時鐘包含在數(shù)據(jù)中發(fā)出,數(shù)據(jù)接收方通過接收到的數(shù)據(jù)恢復(fù)出時鐘信號。這類串行總線沒有上述并行總線等長布線的概念。但因為這些串行信號都采用差分信號,為了保證差分信號的信號質(zhì)量,對差分信號對的布線一般會要求等長且按總線規(guī)范的要求進(jìn)行阻抗匹配的控制。

繞等長的命令和技巧

方法一:

第一步:連接好需要繞等長的線。

第二步:T+R 開始繞等長,TAB 鍵調(diào)出等長屬性設(shè)置框,如下圖:

第三步:滑動走蛇形線即可;

其中“《”和“ 》”可以分別調(diào)整蛇形線的上下幅度,數(shù)字鍵 1 減小拐角幅度,數(shù)字鍵 2 增大拐角幅度、數(shù)字鍵 3 減小 Gap 間距、數(shù)字鍵 4 增大 Gap 間距:

方法二:

Shift+A 可以直接在走線模式下饒點對點等長。設(shè)置屬性和方法一相同。

差分對等長

快捷鍵 T+I ,屬性設(shè)置可參考單根等長屬性設(shè)置。

常用模塊的饒等長技巧

1)、遠(yuǎn)端分支型

走線等長要求是 L1+L2=L3+L1

一般操作的方法是先設(shè)置好 T 點,盡量讓 L1 和 L2 等長,若 T 點設(shè)置在中間的,一般就是差不多了,若 T 點設(shè)置不在中間可適當(dāng)對某一分支進(jìn)行繞線。

方法一:刪掉一邊分支,(如:L2),之后對 L1 進(jìn)行繞線。

方法二:不刪分支,列等長表格,計算 L1+(L2+L3)/2 對 L1 進(jìn)行繞線。

2)、包含端接或串阻型

比如 CPU——串阻——DDR

等長要求是需要 L1(CPU 到串阻)+L2(串阻到 DDR)= L3(CPU 到串阻)+L4(串阻到 DDR)

方法一:在原理圖上短接串阻,更新 PCB,使其變成一個網(wǎng)絡(luò),目的達(dá)到。

方法二:分別物理測量,兩者相加(最好列出等長表,這種方法比較笨拙)。

注意:含有末端端接的先刪除末端端接再等長,短節(jié)長度長度不算在等長長度中。

3)、菊花鏈

方法:多拷貝幾個版本先分別單獨繞等長——先刪掉 SDRAM 到 FLASH 的走線,再繞 CPU 道 SDRAM 的等長,之后再另外一個版本中刪掉 CPU 到 SDRAM的走線,再繞 SDRAM 到 FLSAH 的等長,之后兩個版本合并。

等長中的注意事項

1、Gap 需滿足 3W 原則【差分等長同理,最好滿足 4W,越大越好】

2、差分等長

等長中用到的技巧

1、等長長度的查看

CTRL+點擊鼠標(biāo)中鍵(鼠標(biāo)停放在你需要的網(wǎng)絡(luò)上),可以查看網(wǎng)絡(luò)的長度【還有選中, 屬性編輯等選項】,在繞等長的時候,進(jìn)行等長檢查時候,非常方便和實用。這個快捷方式還可以實用 Shift+X 調(diào)出。

2、等長表格的應(yīng)用

適用范圍:常用模塊的等長、自己內(nèi)部等長檢查

第一步:可以現(xiàn)在 PCB 中直接拷貝你需要繞等長的一組線的長度。之后粘貼在EXCEL 表格中。

第二步:在 Excel 表格中 Ctrl+H,替換掉單位

第三步:選中單擊右鍵設(shè)置單元數(shù)值屬性為整數(shù)。

好啦,今天的知識就分享到這里,凡億PCB將持續(xù)為你帶來更多精彩的PCB設(shè)計知識。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4294

    文章

    22776

    瀏覽量

    393226
  • usb
    usb
    +關(guān)注

    關(guān)注

    60

    文章

    7772

    瀏覽量

    262372
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2817

    瀏覽量

    87704
收藏 人收藏

    評論

    相關(guān)推薦

    pcb設(shè)計中常見的等長要求是什么

    1、在做 PCB 設(shè)計時,為了滿足某一組所有信號的總長度滿足在一個公差范圍內(nèi),通常要使用蛇形將總長度較短的信號繞到與組內(nèi)最長的信號線
    的頭像 發(fā)表于 07-27 07:40 ?3218次閱讀
    <b class='flag-5'>pcb設(shè)計</b>中常見的<b class='flag-5'>走</b><b class='flag-5'>線</b><b class='flag-5'>等長</b>要求是什么

    PCB設(shè)計高速模擬輸入信號方法及規(guī)則

    本文主要詳解PCB設(shè)計高速模擬輸入信號,首先介紹了PCB設(shè)計高速模擬輸入信號方法,其次闡
    發(fā)表于 05-25 09:06 ?8932次閱讀
    <b class='flag-5'>PCB設(shè)計</b>高速模擬輸入信號<b class='flag-5'>走</b><b class='flag-5'>線</b>方法及規(guī)則

    [原創(chuàng)]PCB Layout策略

    PCB Layout策略布線(Layout)是PCB設(shè)計工程師最基本的工作技能之一。
    發(fā)表于 08-20 20:58

    PCB設(shè)計規(guī)則——等長 的體會

    等長PCB設(shè)計的時候經(jīng)常遇到的問題。存儲芯片總線要等長,差分信號要等長。什么時候需要做等長,等長
    發(fā)表于 12-01 11:00

    PCB與擺件規(guī)則

    PCB設(shè)計PCB設(shè)計layout對PCB
    發(fā)表于 07-21 16:33 ?0次下載

    PCB設(shè)計布線的3種特殊技巧

    PCB設(shè)計布線的3種特殊技巧,學(xué)習(xí)資料,感興趣的可以看看。
    發(fā)表于 05-12 10:34 ?0次下載

    PCB設(shè)計的直角,差分走,蛇形技巧

    布線(Layout)是PCB設(shè)計工程師最基本的工作技能之一。的好壞將直接影響到整個系統(tǒng)的性能,大多數(shù)高速的設(shè)計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證,由此可見,布線在高速
    發(fā)表于 04-14 11:06 ?3442次閱讀
    <b class='flag-5'>PCB設(shè)計</b>的直角<b class='flag-5'>走</b><b class='flag-5'>線</b>,差分走<b class='flag-5'>線</b>,蛇形<b class='flag-5'>線</b><b class='flag-5'>走</b><b class='flag-5'>線</b>技巧

    pcb開窗怎么設(shè)計_PCB設(shè)計怎樣設(shè)置開窗

    本文主要介紹的是pcb開窗,首先介紹了PCB設(shè)計的開窗和亮銅,其次介紹了如何實現(xiàn)PCB
    發(fā)表于 05-04 15:37 ?3.7w次閱讀
    <b class='flag-5'>pcb</b>開窗怎么設(shè)計_<b class='flag-5'>PCB設(shè)計</b>怎樣設(shè)置<b class='flag-5'>走</b><b class='flag-5'>線</b>開窗

    解析PCB設(shè)計的直角

    布線(Layout)是PCB設(shè)計工程師最基本的工作技能之一。的好壞將直接影響到整個系統(tǒng)的性能,大多數(shù)高速的設(shè)計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證,由此可見,布線在高速
    的頭像 發(fā)表于 02-05 08:49 ?4003次閱讀
    解析<b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>中</b>的直角<b class='flag-5'>走</b><b class='flag-5'>線</b>

    高速PCB設(shè)計屏蔽的各項規(guī)則解析

    在高速的PCB設(shè)計,時鐘等關(guān)鍵的高速信號,需要進(jìn)行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會造成EMI的泄漏。建議屏蔽
    發(fā)表于 03-15 14:05 ?4897次閱讀
    高速<b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>中</b><b class='flag-5'>走</b><b class='flag-5'>線</b>屏蔽的各項規(guī)則解析

    高速PCB設(shè)計技巧

    布線(Layout)是PCB設(shè)計工程師最基本的工作技能之一。的好壞將直接影響到整個系統(tǒng)的性能,大多數(shù)高速的設(shè)計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證,由此可見,布線在高速
    的頭像 發(fā)表于 07-01 15:24 ?5556次閱讀

    PCB設(shè)計等長的目的是什么

    PCB設(shè)計等長主要是針對一些高速的并行總線來講的。 由于這類并行總線往往有多根數(shù)據(jù)信號基于同一個時鐘采樣,每個時鐘周期可能要采樣兩
    的頭像 發(fā)表于 10-24 09:29 ?9273次閱讀

    PCB設(shè)計蛇形的作用

    蛇形PCB設(shè)計中會遇到的一種比較特殊的線形式(如下圖所示),很多人不理解蛇形的意義,
    的頭像 發(fā)表于 03-30 18:14 ?4324次閱讀

    有關(guān)PCB以及如何為PCB設(shè)計正確的重要事項

    設(shè)計 PCB 變得非常容易, 由于可用的工具負(fù)載。對于正在接觸PCB設(shè)計的初學(xué)者來說, 他可能不太關(guān)心PCB中使用的特性。然而,當(dāng)你爬上
    的頭像 發(fā)表于 05-13 15:15 ?5067次閱讀
    有關(guān)<b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>以及如何為<b class='flag-5'>PCB設(shè)計</b>正確<b class='flag-5'>走</b><b class='flag-5'>線</b>的重要事項

    PCB設(shè)計中常見的等長要求

    PCB設(shè)計中常見的等長要求
    的頭像 發(fā)表于 11-24 14:25 ?2497次閱讀
    <b class='flag-5'>PCB設(shè)計</b>中常見的<b class='flag-5'>走</b><b class='flag-5'>線</b><b class='flag-5'>等長</b>要求