0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于四層板PCB設(shè)計阻抗匹配的要求和建議

PCB線路板打樣 ? 來源:電子玩家 ? 作者:電子玩家 ? 2020-12-07 12:08 ? 次閱讀

一塊四層板PCB的層壓和阻抗計算調(diào)整建議

最近設(shè)計了一塊四層板PCB,因為是高速電路,有阻抗匹配的要求,所以在發(fā)給pcb板廠打樣時,特定指定了哪些線要做阻抗線。我自己給出的做板要求是這樣的。

有阻抗匹配要求的線有單端的50歐姆射頻線,有90歐姆的USB差分線,也有100歐姆的DDR差分線,如下圖所示,

50歐姆射頻線阻抗要求:

90歐姆usb差分線和100歐姆DDR差分線阻抗要求:

我自己簡單計算了上述阻抗線的阻抗,半固化片用2116,參考平面的高度按4.5mil來算,介電系數(shù)用4.2,銅厚1zo。單端射頻線線寬走6mil,間距10mil,算出單端走線的阻抗是50.47歐姆。

usb差分線線寬走了5mil,間距是5mil,線到地的間距是6mil,算出來的結(jié)果是88.96歐姆。

之后板廠評估后反饋回來的層壓和阻抗計算調(diào)整建議是這樣的,

從板廠反饋回來的信息可以知道,板廠用的板芯厚是1.3mm,半固化片用的是

3313PP,厚度是0.1mm,換算成mil應(yīng)該是大概是4mil。

50歐姆單端射頻線不需要調(diào)整,按照板廠的層壓方式算出的阻抗是51.77歐姆,可以滿足阻抗要求

90歐姆usb差分線需要由原稿的5mil線寬,5mil間距調(diào)整到5.5mil線寬,4.5mil間距,計算出來的阻抗是89.89歐姆,才能滿足要求。

100歐姆的DDR差分線不需要調(diào)整,按照板廠的層壓方式算出的阻抗是99.42歐姆,滿足要求。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4294

    文章

    22776

    瀏覽量

    393237
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    920

    瀏覽量

    45697
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    697

    瀏覽量

    64936
  • 高速電路
    +關(guān)注

    關(guān)注

    8

    文章

    153

    瀏覽量

    24200
收藏 人收藏

    評論

    相關(guān)推薦

    如何解決PCB設(shè)計中的阻抗匹配問題

    在高速PCB設(shè)計時為了防止反射就要考慮阻抗匹配,但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到,在原理圖的設(shè)計時怎樣來考慮這個問題?另外關(guān)于
    發(fā)表于 03-03 12:41

    關(guān)于阻抗匹配問題

    請問大家:我要做一個 :頂層底層走信號線,然后中間兩走地線盒電源線要是按照這個圖做的做50歐姆匹配,只這一個能夠達到信號線
    發(fā)表于 06-04 11:14

    高速PCB設(shè)計中的阻抗匹配

    阻抗匹配阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中
    發(fā)表于 05-31 08:12

    10PCB,內(nèi)層信號(5,6)阻抗匹配如何選擇參考?

    向大神請教:在設(shè)計一個10PCB時,一些關(guān)鍵信號需要做阻抗匹配,對于如何選擇參考有一些不明白,如下:1、中間信號
    發(fā)表于 04-24 11:23

    高頻高速PCB設(shè)計中的阻抗匹配,你了解多少?

    挑戰(zhàn)。 在高速PCB設(shè)計中,阻抗匹配顯得尤為重要,為減少在高速信號傳輸過程中的反射現(xiàn)象,必須在信號源、接收端以及傳輸線上保持阻抗匹配。 一般而言,單端信號線的
    發(fā)表于 05-26 11:30

    PCB阻抗匹配計算工具(附教程)

    附件是一款PCB阻抗匹配計算工具,點擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB的一些計算方法,連的排法和
    發(fā)表于 11-02 17:11 ?1083次下載
    <b class='flag-5'>PCB</b><b class='flag-5'>阻抗匹配</b>計算工具(附教程)

    高速PCB中的阻抗匹配

    阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速
    發(fā)表于 08-28 16:33 ?26次下載
    高速<b class='flag-5'>PCB</b>中的<b class='flag-5'>阻抗匹配</b>

    怎樣理解阻抗匹配_pcb阻抗匹配如何計算

    本文主要介紹的是阻抗匹配,首先介紹了阻抗匹配條件,其次闡述了如何理解阻抗匹配及常見阻抗匹配的方式,最后介紹了pcb
    發(fā)表于 05-02 17:11 ?4.2w次閱讀
    怎樣理解<b class='flag-5'>阻抗匹配</b>_<b class='flag-5'>pcb</b><b class='flag-5'>阻抗匹配</b>如何計算

    PCB設(shè)計中的阻抗匹配的介紹特征阻抗及常見阻抗匹配的方式詳細概述

    阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速
    發(fā)表于 07-12 08:00 ?0次下載

    PCB阻抗匹配設(shè)計有什么技術(shù)要求?可以使用那些方法設(shè)計?

    阻抗匹配和降低傳輸線損耗是高速印制電路PCB)重要指標,而阻焊作為PCB的重要組成部分,其對外層傳輸線的
    的頭像 發(fā)表于 08-26 09:06 ?9881次閱讀

    技術(shù) | 如何解決PCB設(shè)計中的阻抗匹配問題

    在高速PCB設(shè)計時為了防止反射就要考慮阻抗匹配,但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到,在原理圖的設(shè)計時怎樣來考慮這個問題?
    的頭像 發(fā)表于 06-21 17:03 ?6689次閱讀

    【硬見小百科】高速PCB設(shè)計中的阻抗匹配

    ? ? ? 阻抗匹配 阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。
    的頭像 發(fā)表于 12-13 13:47 ?2828次閱讀

    PCB設(shè)計阻抗匹配問題的解決辦法

    在高速PCB設(shè)計時為了防止反射就要考慮阻抗匹配,但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到,在原理圖的設(shè)計時怎樣來考慮這個問題?
    的頭像 發(fā)表于 11-12 17:09 ?4993次閱讀

    什么是阻抗匹配?高速PCB設(shè)計為什么要控制阻抗匹配

    什么是阻抗匹配?高速PCB設(shè)計為什么要控制阻抗匹配? 阻抗匹配是指在電路傳輸信號時,控制電路中信號源、傳輸線和負載之間的阻抗相等的過程,從而
    的頭像 發(fā)表于 10-30 10:03 ?1824次閱讀

    PCB阻抗匹配過孔的多個因素你知道哪些?

    在高速PCB設(shè)計中,阻抗匹配是至關(guān)重要的。過孔作為連接不同信號的關(guān)鍵元素,也需要進行阻抗匹配以確保信號的完整性。捷多邦小編今天就與大家聊聊PCB
    的頭像 發(fā)表于 07-04 17:39 ?600次閱讀