希捷公布基于RISC-V架構設計的兩款全新處理器

近兩年，開源開放的RISC-V指令集架構成為行業(yè)新寵，諸多科技巨頭紛紛研發(fā)自己的RISC-V架構處理器?，F在，硬盤巨頭希捷公布了基于RISC-V架構設計的兩款全新處理器，可加快數據中心和邊緣的實時分析。

事實上，雖然希捷的核心產品是硬盤，但是對于芯片設計經驗豐富，硬盤中的很多控制芯片都是希捷自己的，僅僅在過去一年，希捷就交付了近10億顆集成了RISC-V內核的芯片。

希捷新設計的兩款RISC-V處理器，其一支持開放標準的內核，旨在實現高性能，已在機械硬盤中完成了功能驗證，另一款則用于面積優(yōu)化，已完成設計，正在構建。

與當前解決方案相比，新的高性能內核可將實時的、關鍵的硬盤工作負載性能提升高達3倍，另外還支持高級伺服（移動控制）算法，用于控制磁頭在鄰近磁道之間的移動，可實現更精細的定位。

面積優(yōu)化型內核具備可靈活配置的微架構、功能集。經過優(yōu)化的內核既優(yōu)化了封裝面積，也降低了功耗，從而輔助或支持后臺工作負載。

它還可以執(zhí)行安全敏感型邊緣計算操作，包括新一代后量子加密。

兩款處理器都集成了RISC-V的安全特性，在邊緣端、云端都可以帶來更強大的數據可靠性、安全性、移動性，而希捷本身也是OpenTitan（安全芯片設計開源項目）的成員之一。

值得一提的是，另一大硬盤巨頭西數也在2018年底就發(fā)布了基于RISC-V指令集的自主通用架構SweRV、開源的SweRV指令集模擬器（ISS），并向第三方芯片廠商開放，2019年底又發(fā)布了兩款微控制器專用CPU SweRV Core EH2、SweRV Core EL2。

責任編輯：PSY