0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

功能ECO理論基礎:邏輯等價性檢查

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2020-12-24 17:43 ? 次閱讀

邏輯錐Logic Cone

從數(shù)字網(wǎng)表的角度來看,可以把設計分成若干個“以DFF為終點的邏輯塊”,如下圖。DFF的CK(時鐘)、D(數(shù)據(jù))、RN(復位)、SN(置位)就是這個“邏輯塊”的終點,它們的輸入都是一個組合邏輯。時鐘和復位很可能是clock tree或者buffer tree,也可能有與門、或門、異或門、選擇器等稍復雜的邏輯。

(圖一)

如果設計(module)是組合邏輯輸出,也可想像在設計外面有一個DFF,如下圖。

(圖二)

而這些組合邏輯的輸入是什么呢?不外乎兩種情況:一是,前一級DFF的輸出;二是,設計(module)的輸入pin。

(圖三)

那跨模塊優(yōu)化的又是什么情況呢?如下圖,組合邏輯分到了兩個模塊里。但如果忽略設計的層次關系,兩段組合邏輯可以合并成一段。好處是:綜合工具可以兩段組合邏輯一起考慮,看有沒有邏輯可以復用,所以面積和時序會優(yōu)化得更好。壞處是:模塊的端口可能不存了,也可能產(chǎn)生了新的端口。所以綜合和LEC的選項ungroup(flatten)就是這個作用,讓工具忽略層次關系。

(圖四)

因此,設計(module)就是“以DFF為終點的邏輯塊”組成。不僅網(wǎng)表如此,RTL也是一樣。我們知道所有數(shù)字電路都可以用always和assign這兩種語法來實現(xiàn)(latch可以看作是DFF的一種)。這些“以DFF為終點的邏輯塊”我們把它叫作邏輯錐。

Keypoint Mapping

有了邏輯錐的概念后,關鍵點映射(keypoint mapping)就好理解多了。從上文知道邏輯錐的終點是DFF的CK(時鐘)、D(數(shù)據(jù))、RN(復位)、SN(置位),如果這幾個“關鍵點”的邏輯都相同或者等價,那么這兩個邏輯錐的邏輯就等價。對于組合邏輯直接輸出的邏輯錐來說,“關鍵點”就是output pin。那么,總結一下“關鍵點”有以下幾種:DFF的輸入(CK、D、RN、SN)頂層模塊的輸出pin
要檢查等價性,那么keypoing mapping是前提,是基礎。如果keypoing mapping都錯了,等價性檢查結果一定Fail。

對于要對比的兩個設計,我們通常叫作golden和revised(S家叫reference和implement)。golden可能是RTL、綜合網(wǎng)表,也可能是APR網(wǎng)表,ECO網(wǎng)表,不是絕對的,只是表明以此設計作為基準來對比。所以在做等價性檢查時golden和revised弄反了也問題不大。但是S家的工具依賴svf(setup verification file),所以還是要注意一下。

當修改RTL或者網(wǎng)表ECO后,邏輯錐的“關鍵點”可能發(fā)生較大的變化,比如:

新加DFF刪掉DFFDFF改名

復位變成置位上升沿變下降沿還可能DFF從模塊A挪到模塊B寄存器合并寄存器復制multi bit寄存器

所以,keypoint mapping時,要能夠考慮到這些情況??梢允止し治?,也可以參考綜合的svf文件,還可以用一些算法來測試和分析。

形式驗證

在關鍵點(keypoint)映射正確后,就可以開始做形式驗證了。如果邏輯錐的輸入不一致,例如下圖中修改后的設計中增加了輸入4和5,就需要分析這兩個新增加的輸入是不是與golden的輸入是等價或者反相等價的關系。如果沒有任何關系,純粹是新加的條件,那么這兩個邏輯錐一定會fail。

(圖五)

經(jīng)過上一步對邏輯錐輸入的檢查后,接下來就需要通過數(shù)學的方法來檢查等價性。這種數(shù)學的方法的原理很簡單,如下,每個keypoint的邏輯都可以用下面的公式來描述:Y = F(a, b, c, ... , n)

對golden和revised邏輯錐施加相同的測試向量,看是否有相同的輸入。理論上,對于有N個輸入的keypoing,一共有2^N種輸入可能性。遍歷一下,就知道等價性的結果。

如果其中有一個測試向量fail,那么這個keypoint就不等價,剩余的測試向量也就沒有必要繼續(xù)。如果都pass,就需要遍歷完所有的測試向量。

為了節(jié)省測試時間,LEC工具需要對邏輯錐進行優(yōu)化。現(xiàn)在市場上已經(jīng)出現(xiàn)一些基于機器學習(Machine Learning)和深度學習(deep learning)的形式驗證算法的LEC工具。

審核編輯:符乾江
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 邏輯
    +關注

    關注

    2

    文章

    831

    瀏覽量

    29387
  • ECO
    ECO
    +關注

    關注

    0

    文章

    51

    瀏覽量

    14817
收藏 人收藏

    評論

    相關推薦

    數(shù)碼裂隙燈檢查有什么作用和功能

    。以下是關于數(shù)碼裂隙燈檢查的作用和功能的介紹: 數(shù)碼裂隙燈檢查的作用 診斷眼部疾病 :數(shù)碼裂隙燈能夠發(fā)現(xiàn)和診斷各種眼部疾病,如角膜炎、結膜炎、白內障、青光眼等。 評估手術效果 :在眼科手術后,裂隙燈
    的頭像 發(fā)表于 09-09 18:12 ?188次閱讀

    利用靜態(tài)檢查工具完善功能安全中測試覆蓋率

    功能安全中測試覆蓋率是比較重要的概念,也是在驗證過程中通常需要花費時間較多的步驟,如果能借助于靜態(tài)檢查工具的死邏輯查找和聲明、測試用例自動補全等功能往往能取得事半功倍的效果。
    的頭像 發(fā)表于 09-05 09:15 ?155次閱讀
    利用靜態(tài)<b class='flag-5'>檢查</b>工具完善<b class='flag-5'>功能</b>安全中測試覆蓋率

    時序邏輯電路有記憶功能

    時序邏輯電路確實具有記憶功能 。這一特性是時序邏輯電路與組合邏輯電路的本質區(qū)別之一。
    的頭像 發(fā)表于 08-29 10:31 ?169次閱讀

    傳輸線的理論基礎

    電子發(fā)燒友網(wǎng)站提供《傳輸線的理論基礎.pdf》資料免費下載
    發(fā)表于 08-12 09:32 ?0次下載

    組合邏輯電路邏輯功能的測試方法

    ,對組合邏輯電路邏輯功能的測試是確保數(shù)字系統(tǒng)正確的關鍵步驟。 二、測試目的 組合邏輯電路邏輯
    的頭像 發(fā)表于 07-30 14:38 ?225次閱讀

    車載T-Box邏輯功能測試方案

    北匯信息基于對客戶需求規(guī)范、行業(yè)法規(guī)及自身測試經(jīng)驗Know-How,為客戶提供完整和專業(yè)的T-Box邏輯功能測試解決方案。支持在實驗室環(huán)境及實車環(huán)境下完成T-Box上層邏輯功能測試及實
    的頭像 發(fā)表于 04-26 11:19 ?780次閱讀
    車載T-Box<b class='flag-5'>邏輯</b><b class='flag-5'>功能</b>測試方案

    邊緣光線理論基礎

    邊緣光線理論在實際的二次光學設計中應用十分廣泛,由于實際光源不可視為點光源,多為擴展光源。通過對光線的控制,中心光線可以控制目標光斑的最大照度值,通過邊緣光線來設計光學系統(tǒng)的照明范圍。
    發(fā)表于 04-11 09:54 ?547次閱讀
    邊緣光線<b class='flag-5'>理論基礎</b>

    分享一種大型SOC設計中功能ECO加速的解決方案

    大型SOC項目的綜合非常耗時間,常常花費好幾天。當需要做功能ECO時,代碼的改動限定在某些子模塊里,設計人員并不想重跑一次完整的綜合,這種方法縮短了一輪ECO的時間,保證了項目進度。
    的頭像 發(fā)表于 03-11 10:41 ?317次閱讀
    分享一種大型SOC設計中<b class='flag-5'>功能</b><b class='flag-5'>ECO</b>加速的解決方案

    請問psoc6_cy8c6247bzi-d54_ECO有什么特點?

    如圖所示,單片機需要兩個晶體(WCO/ECO)。 WCO 支持看門狗和 RTC 功能。 我們想知道 ECO 支持哪些功能? 如果我們不使用這個功能
    發(fā)表于 01-26 07:30

    軟件測評的等價類設計方法

    一、黑盒測試:又稱數(shù)據(jù)驅動測試,完全不考慮程序內部結構和內部特性,注重于測試軟件的功能需求。 二、黑盒測試能發(fā)現(xiàn)5類錯誤: 1、功能不對或功能遺漏 2、界面錯誤 3、數(shù)據(jù)結構或數(shù)據(jù)庫訪問錯誤 4
    發(fā)表于 12-29 10:22

    c語言中邏輯等價于什么

    在C語言中,邏輯等價于1。邏輯真可以理解為一個表達式、語句或條件的結果為真,即滿足條件。在計算機科學和編程中,邏輯真在控制流語句、循環(huán)和條件語句中具有重要的作用。
    的頭像 發(fā)表于 11-30 14:10 ?1469次閱讀

    技術分享 | 全面解讀貫穿IC設計全流程的三大等價驗證功能

    邏輯功能, 如何能進一步保證綜合后的網(wǎng)表與RTL之間的邏輯一致? 當芯片規(guī)模越來越大,設計復雜的不斷增加,BUG表現(xiàn)的方式各不相同帶來
    的頭像 發(fā)表于 11-29 16:10 ?335次閱讀
    技術分享 | 全面解讀貫穿IC設計全流程的三大<b class='flag-5'>等價</b><b class='flag-5'>性</b>驗證<b class='flag-5'>功能</b>

    MIDIMASTER ECO為什么找不到設置電機正傳和反轉的地方?

    MIDIMASTER ECO為什么找不到設置電機正傳和反轉的地方
    發(fā)表于 11-15 07:29

    華秋DFM新功能丨可焊檢查再次升級,搶先體驗!

    ,可以采取用熱焊盤方法設計,統(tǒng)一兩個焊盤的連接寬度。 本次更新增加的 焊盤連線可焊檢查功能 ,提升了PCBA組裝焊接的可靠,在PCB文件設計完成后、SMT組裝前,使用軟件
    發(fā)表于 09-26 17:09

    高速電路信號完整學習筆記1

    信號完整分析是以電磁場理論作為基本理論,所涉及的基本電磁理論基礎包括麥克斯韋方程組、傳輸線理論、匹配
    的頭像 發(fā)表于 09-25 14:20 ?600次閱讀
    高速電路信號完整<b class='flag-5'>性</b>學習筆記1