0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Vitis中封裝加速平臺(tái)?

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2020-12-26 10:20 ? 次閱讀

這是《創(chuàng)建 Vitis 加速平臺(tái)》系列的第 3 篇博文。在前文中,我們講解了如何創(chuàng)建硬件和軟件工程。在本文中,我們將講解如何在 Vitis 中將所有這些工程封裝在一起。

在 Vitis 中加速軟件功能(創(chuàng)建內(nèi)核)即表示創(chuàng)建硬件 IP 核,并使用由此產(chǎn)生的基礎(chǔ)架構(gòu)將此功能連接到現(xiàn)有平臺(tái)。

為此,Vitis 需要重構(gòu)平臺(tái)。Vitis 使用 XSA 來重構(gòu) Vivado 工程。隨后,它將追加經(jīng)過更新的硬件,并重新創(chuàng)建 Vivado 工程。

其它所有一切都保持不變,當(dāng)然比特流和生成的內(nèi)核應(yīng)用除外。因此,啟動(dòng)鏡像不能保持不變。而是由我們提供 BIF 文件,并在其中包含鏡像占位符用于在 Vitis 中創(chuàng)建這些鏡像。

此外,為了能夠執(zhí)行內(nèi)核,我們需要為目標(biāo)硬件執(zhí)行交叉編譯。此處使用的是 PetaLinux 中創(chuàng)建的 sysroot。

準(zhǔn)備鏡像

為了便于使用,我在此對平臺(tái)文件進(jìn)行了組織,但這并非必要步驟。重要的是,請牢記創(chuàng)建 BIF 文件時(shí)的啟動(dòng)鏡像位置,因?yàn)槲覀兪褂玫氖钦嘉环?/p>

mkdir -p sw_comp/src/a53/xrt/image mkdir sw_comp/src/boot

將 image.ub、boot.scr 和 rootfs.cpio.gz 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/a53/xrt/image

將 bl31.elf、uboot.elf、zynqmp_fsbl(已重命名為 fsbl.elf)和 pmufw.elf 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/boot

創(chuàng)建 BIF

BIF 文件在 bootgen 中用于創(chuàng)建 SD 啟動(dòng)鏡像。

其中包括 BOOT.BIN 文件中所有分區(qū)的位置。以下提供了一個(gè)模板。

此處請務(wù)必注意,我們只提供占位符文件名,而不提供實(shí)際文件名。工具將添加指向這些文件的路徑。因此,我建議將所有這些文件保存在相同啟動(dòng)文件夾內(nèi)。zcu104_base 將用作為平臺(tái)名稱。

the_ROM_image: { [fsbl_config] a53_x64 [bootloader] [pmufw_image] [destination_device=pl] [destination_cpu=a53-0, exception_level=el-3, trustzone] [destination_cpu=a53-0, exception_level=el-2] }

將 linux.bif 復(fù)制到 sw_comp/src/boot

創(chuàng)建 init.sh 腳本

啟動(dòng)時(shí)將運(yùn)行此腳本以進(jìn)行 XRT 設(shè)置,并將平臺(tái)名稱傳遞到 ZOCL。

將 init.sh 復(fù)制到 sw_comp/src/a53/xrt/image

cp ./platform_desc.txt /etc/xocl.txt export XILINX_XRT=/usr

將 init.sh 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 platform_desc.txt

這樣即可將平臺(tái)名稱傳遞到 XRT。此處名稱應(yīng)與 Vivado 中提供的平臺(tái)名稱匹配:

zcu104_base

將 platform_desc.txt 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 QEMU 文件

Vitis IDE 支持軟件仿真和硬件仿真。QEMU 即可用于執(zhí)行此操作。但我們需要傳遞 QEMU 機(jī)器詳細(xì)信息。

針對 PMU,需使用 pmu_args.txt 執(zhí)行此操作

-M microblaze-fdt -device loader,file= -machine-path . -display none

將 pmu_args.txt 復(fù)制到 sw_comp/src/boot

此外還需要通過 qemu_args.txt 傳遞 PSU 機(jī)器詳細(xì)信息:

-M arm-generic-fdt -serial mon:stdio -global xlnx,zynqmp-boot.cpu-num=0 -global xlnx,zynqmp-boot.use-pmufw=true -net nic -net nic -net nic -net nic -net user -m 4G -device loader,file=,cpu-num=0 -device loader,file= -boot mode=5

將 qemu_args.txt 復(fù)制到

sw_comp/src/boot

在 Vitis 中封裝平臺(tái)

啟動(dòng) Vitis 并選擇“創(chuàng)建平臺(tái)工程 (Create Platform Project)”:

fab24f46-46d4-11eb-8b86-12bb97331649.png

使用 BIF 中所提供的名稱:

faec928c-46d4-11eb-8b86-12bb97331649.png

選擇“根據(jù)硬件規(guī)范 (XSA) 創(chuàng)建 (Create from hardware specification (XSA))”:

fb260ec2-46d4-11eb-8b86-12bb97331649.png

針對操作系統(tǒng)選擇 Linux,然后取消勾選“生成啟動(dòng)組件 (generate boot components)”,因?yàn)樵?PetaLinux 中已創(chuàng)建這些組件:

fb8db3d8-46d4-11eb-8b86-12bb97331649.png

注:此處警告信息僅用于聲明需添加 sysroot。

填入上一篇博文中創(chuàng)建的軟件鏡像:

fd45b57c-46d4-11eb-8b86-12bb97331649.png

然后執(zhí)行構(gòu)建:

完成此操作后,平臺(tái)將置于 exportzcu104_base.... 至此大功告成。

原文標(biāo)題:創(chuàng)建 Vitis 加速平臺(tái)第 3 部分:在 Vitis 中封裝加速平臺(tái)

文章出處:【微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 封裝
    +關(guān)注

    關(guān)注

    125

    文章

    7593

    瀏覽量

    142145
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    145

    瀏覽量

    7314

原文標(biāo)題:創(chuàng)建 Vitis 加速平臺(tái)第 3 部分:在 Vitis 中封裝加速平臺(tái)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    2023.2的classic Vitis IDE工程的方法是編譯好vivado工程后重新導(dǎo)出硬件.xsa 基于導(dǎo)出的硬件重新生成平臺(tái)工程和應(yīng)用工程。 工程編譯好后單擊Vitis菜單下的Export
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已經(jīng)更新到2023.2了,新版本相較于舊版本更新了嵌入式平臺(tái),新版平臺(tái)增加了Versal? AI 引擎 DSP 設(shè)計(jì)的增強(qiáng)功能,全新的獨(dú)立 Vitis 嵌入式軟件,最新
    發(fā)表于 03-24 16:15

    Vitis2023.2全新GUI的功能特性介紹

    Vitis2023.2之前就安裝過了,vivado 2023.2相比于2023.1區(qū)別不明顯,但嵌入式平臺(tái)vitis2023.2的變化很大,有種vscode的既視感,更符合軟件開發(fā)人員的習(xí)慣。
    的頭像 發(fā)表于 01-05 09:42 ?1020次閱讀
    <b class='flag-5'>Vitis</b>2023.2全新GUI的功能特性介紹

    中封裝擴(kuò)建車規(guī)Si/SiC產(chǎn)線

    浙江益中封裝技術(shù)有限公司宣布其一期擴(kuò)建項(xiàng)目正式開工。這一重要項(xiàng)目標(biāo)志著其在車規(guī)級(jí)半導(dǎo)體封裝領(lǐng)域的戰(zhàn)略布局邁出了實(shí)質(zhì)性的一步。
    的頭像 發(fā)表于 01-03 14:54 ?631次閱讀

    Vitis AI用戶指南

    電子發(fā)燒友網(wǎng)站提供《Vitis AI用戶指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:51 ?1次下載
    <b class='flag-5'>Vitis</b> AI用戶指南

    中封裝擴(kuò)建車規(guī)Si/SiC器件先進(jìn)封裝產(chǎn)線

    近日,據(jù)晶能微電子官微消息,浙江益中封裝技術(shù)有限公司舉行一期擴(kuò)建項(xiàng)目開工儀式。
    的頭像 發(fā)表于 01-02 11:39 ?863次閱讀

    Vitis 統(tǒng)一軟件平臺(tái)文檔

    AMD Vitis 軟件平臺(tái)是一款開發(fā)環(huán)境,主要用于開發(fā)包括 FPGA 架構(gòu)、Arm 處理器子系統(tǒng)和 AI 引擎在內(nèi)的設(shè)計(jì)。Vitis 工具與 AMD Vivado ML 設(shè)計(jì)套件相結(jié)合,可為
    的頭像 發(fā)表于 12-20 10:00 ?407次閱讀
    <b class='flag-5'>Vitis</b> 統(tǒng)一軟件<b class='flag-5'>平臺(tái)</b>文檔

    Vitis加速庫:廣泛且性能優(yōu)化的開源庫

    Vitis 統(tǒng)一軟件平臺(tái)包括一組廣泛的、性能優(yōu)化的開源庫,這些庫提供了即開即用的加速功能,并且對現(xiàn)有應(yīng)用實(shí)現(xiàn)最小化代碼更改或零更改。
    的頭像 發(fā)表于 10-30 17:23 ?561次閱讀
    <b class='flag-5'>Vitis</b><b class='flag-5'>加速</b>庫:廣泛且性能優(yōu)化的開源庫

    如何使用Vitis-AI加速YOLOX模型實(shí)現(xiàn)視頻中的目標(biāo)檢測

    本文將介紹如何使用Vitis-AI加速YOLOX模型實(shí)現(xiàn)視頻中的目標(biāo)檢測,并對相關(guān)源碼進(jìn)行解讀。由于演示的示例程序源碼是Vitis-AI開源項(xiàng)目提供的,本文演示之前會(huì)介紹所需要的準(zhǔn)備工作。演示之后會(huì)對關(guān)鍵源碼進(jìn)行解析。
    的頭像 發(fā)表于 10-16 15:43 ?879次閱讀
    如何使用<b class='flag-5'>Vitis</b>-AI<b class='flag-5'>加速</b>YOLOX模型實(shí)現(xiàn)視頻中的目標(biāo)檢測

    【KV260視覺入門套件試用體驗(yàn)】Vitis AI 構(gòu)建開發(fā)環(huán)境,并使用inspector檢查模型

    /html/docs/install/install.html 這個(gè)鏈接介紹了如何在不同的操作系統(tǒng)和硬件平臺(tái)上安裝和配置 Vitis AI 的相關(guān)組件,包括 Vitis AI 優(yōu)化器、
    發(fā)表于 10-14 15:34

    【KV260視覺入門套件試用體驗(yàn)】硬件加速之—使用PL加速矩陣乘法運(yùn)算(Vitis HLS)

    四、硬件加速之—使用PL加速矩陣乘法運(yùn)算(Vitis HLS) 前四期測評(píng)計(jì)劃: 一、開箱報(bào)告,KV260通過網(wǎng)線共享PC網(wǎng)絡(luò) 二、Zynq超強(qiáng)輔助-PYNQ配置,并使用XVC(Xilinx
    發(fā)表于 10-13 20:11

    【KV260視覺入門套件試用體驗(yàn)】Vitis-AI加速的YOLOX視頻目標(biāo)檢測示例體驗(yàn)和原理解析

    本文將介紹如何使用Vitis-AI加速YOLOX模型實(shí)現(xiàn)視頻中的目標(biāo)檢測,并對相關(guān)源碼進(jìn)行解讀。由于演示的示例程序源碼是Vitis-AI開源項(xiàng)目提供的,本文演示之前會(huì)介紹所需要的準(zhǔn)備工作。演示之后
    發(fā)表于 10-06 23:32

    基于Vitis AI的ADAS目標(biāo)識(shí)別

    Vitis? AI開發(fā)環(huán)境可在賽靈思硬件平臺(tái)加速 AI 推斷,包括邊緣器件和 Alveo? 加速器卡。此環(huán)境由經(jīng)過最優(yōu)化的 IP 核、工具、庫、模型和設(shè)計(jì)示例組成。其設(shè)計(jì)以高效和易用
    的頭像 發(fā)表于 09-28 00:05 ?3109次閱讀
    基于<b class='flag-5'>Vitis</b> AI的ADAS目標(biāo)識(shí)別

    【KV260視覺入門套件試用體驗(yàn)】基于Vitis AI的ADAS目標(biāo)識(shí)別

    一、基礎(chǔ)知識(shí) (一)Vitis? AI開發(fā)環(huán)境 Vitis? AI開發(fā)環(huán)境可在賽靈思硬件平臺(tái)加速 AI 推斷,包括邊緣器件和 Alveo? 加速
    發(fā)表于 09-27 23:21

    【KV260視覺入門套件試用體驗(yàn)】五、VITis AI (人臉檢測和人體檢測)

    --clean 二、Vitis AI 人臉檢測 在邊緣平臺(tái)或數(shù)據(jù)中心平臺(tái)上運(yùn)行Vitis AI Library 示例之前,請下載vitis
    發(fā)表于 09-26 16:22