晶圓是如何變成CPU的

晶圓是非常重要的物件之一，缺少晶圓，目前的大多電子設(shè)備都無法使用。在往期文章中，小編對晶圓的結(jié)構(gòu)、單晶晶圓等均有所介紹。本文中，為增進(jìn)大家對晶圓的了解，小編將闡述晶圓是如何變成CPU的。如果你對晶圓相關(guān)內(nèi)容具有興趣，不妨繼續(xù)往下閱讀哦。

一、晶圓

晶圓是指硅半導(dǎo)體集成電路制作所用的硅晶片，由于其形狀為圓形，故稱為晶圓;在硅晶片上可加工制作成各種電路元件結(jié)構(gòu)，而成為有特定電性功能之IC產(chǎn)品。晶圓的原始材料是硅，而地殼表面有用之不竭的二氧化硅。二氧化硅礦石經(jīng)由電弧爐提煉，鹽酸氯化，并經(jīng)蒸餾后，制成了高純度的多晶硅，其純度高達(dá)99.999999999%。

二、CPU的工藝要素

1）晶圓尺寸

硅晶圓尺寸是在半導(dǎo)體生產(chǎn)過程中硅晶圓使用的直徑值。硅晶圓尺寸越大越好，因?yàn)檫@樣每塊晶圓能生產(chǎn)更多的芯片。比如，同樣使用0.13微米的制程在200mm的晶圓上可以生產(chǎn)大約179個(gè)處理器核心，而使用300mm的晶圓可以制造大約427個(gè)處理器核心，300mm直徑的晶圓的面積是200mm直徑晶圓的2.25倍，出產(chǎn)的處理器個(gè)數(shù)卻是后者的2.385倍，并且300mm晶圓實(shí)際的成本并不會比200mm晶圓來得高多少，因此這種成倍的生產(chǎn)率提高顯然是所有芯片生產(chǎn)商所喜歡的。

然而，硅晶圓具有的一個(gè)特性卻限制了生產(chǎn)商隨意增加硅晶圓的尺寸，那就是在晶圓生產(chǎn)過程中，離晶圓中心越遠(yuǎn)就越容易出現(xiàn)壞點(diǎn)。因此從硅晶圓中心向外擴(kuò)展，壞點(diǎn)數(shù)呈上升趨勢，這樣我們就無法隨心所欲地增大晶圓尺寸。

（2）蝕刻尺寸

蝕刻尺寸是制造設(shè)備在一個(gè)硅晶圓上所能蝕刻的一個(gè)最小尺寸，是CPU核心制造的關(guān)鍵技術(shù)參數(shù)。在制造工藝相同時(shí)，晶體管越多處理器內(nèi)核尺寸就越大，一塊硅晶圓所能生產(chǎn)的芯片的數(shù)量就越少，每顆CPU的成本就要隨之提高。反之，如果更先進(jìn)的制造工藝，意味著所能蝕刻的尺寸越小，一塊晶圓所能生產(chǎn)的芯片就越多，成本也就隨之降低。

（3）金屬互連層

在前面的第5節(jié)“重復(fù)、分層”中，我們知道了不同CPU的內(nèi)部互連層數(shù)是不同的。這和廠商的設(shè)計(jì)是有關(guān)的，但它也可以間接說明CPU制造工藝的水平。這種設(shè)計(jì)沒有什么好說的了，Intel在這方面已經(jīng)落后了，當(dāng)他們在0.13微米制程上使用6層技術(shù)時(shí)，其他廠商已經(jīng)使用7層技術(shù)了;而當(dāng)Intel準(zhǔn)備好使用7層時(shí)，IBM已經(jīng)開始了8層技術(shù);當(dāng)Intel在Prescott中引人7層帶有Lowk絕緣層的銅連接時(shí)，AMD已經(jīng)用上9層技術(shù)了。更多的互連層可以在生產(chǎn)上億個(gè)晶體管的CPU（比如Prescott）時(shí)提供更高的靈活性。

我們知道當(dāng)晶體管的尺寸不斷減小而處理器上集成的晶體管又越來越多的時(shí)候，連接這些晶體管的金屬線路就更加重要了。特別是金屬線路的容量直接影響信息傳送的速度。在90納米制程上，Intel推出了新的絕緣含碳的二氧化硅來取代氟化硅酸鹽玻璃，并同時(shí)表示這可以增加18%的內(nèi)部互連效率。

三、CPU生產(chǎn)流程

（1）硅提純

生產(chǎn)CPU等芯片的材料是半導(dǎo)體，現(xiàn)階段主要的材料是硅Si，這是一種非金屬元素，從化學(xué)的角度來看，由于它處于元素周期表中金屬元素區(qū)與非金屬元素區(qū)的交界處，所以具有半導(dǎo)體的性質(zhì)，適合于制造各種微小的晶體管，是目前最適宜于制造現(xiàn)代大規(guī)模集成電路的材料之一。

在硅提純的過程中，原材料硅將被熔化，并放進(jìn)一個(gè)巨大的石英熔爐。這時(shí)向熔爐里放入一顆晶種，以便硅晶體圍著這顆晶種生長，直到形成一個(gè)幾近完美的單晶硅。以往的硅錠的直徑大都是200毫米，而CPU廠商正在增加300毫米晶圓的生產(chǎn)。

（2）切割晶圓

硅錠造出來了，并被整型成一個(gè)完美的圓柱體，接下來將被切割成片狀，稱為晶圓。晶圓才被真正用于CPU的制造。所謂的“切割晶圓”也就是用機(jī)器從單晶硅棒上切割下一片事先確定規(guī)格的硅晶片，并將其劃分成多個(gè)細(xì)小的區(qū)域，每個(gè)區(qū)域都將成為一個(gè)CPU的內(nèi)核（Die）。一般來說，晶圓切得越薄，相同量的硅材料能夠制造的CPU成品就越多。

（3）影?。≒hotolithography）

在經(jīng)過熱處理得到的硅氧化物層上面涂敷一種光阻（Photoresist）物質(zhì)，紫外線通過印制著CPU復(fù)雜電路結(jié)構(gòu)圖樣的模板照射硅基片，被紫外線照射的地方光阻物質(zhì)溶解。而為了避免讓不需要被曝光的區(qū)域也受到光的干擾，必須制作遮罩來遮蔽這些區(qū)域。這是個(gè)相當(dāng)復(fù)雜的過程，每一個(gè)遮罩的復(fù)雜程度得用10GB數(shù)據(jù)來描述。

（4）蝕刻（Etching）

這是CPU生產(chǎn)過程中重要操作，也是CPU工業(yè)中的重頭技術(shù)。蝕刻技術(shù)把對光的應(yīng)用推向了極限。蝕刻使用的是波長很短的紫外光并配合很大的鏡頭。短波長的光將透過這些石英遮罩的孔照在光敏抗蝕膜上，使之曝光。接下來停止光照并移除遮罩，使用特定的化學(xué)溶液清洗掉被曝光的光敏抗蝕膜，以及在下面緊貼著抗蝕膜的一層硅。

然后，曝光的硅將被原子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區(qū)域的導(dǎo)電狀態(tài)，以制造出N井或P井，結(jié)合上面制造的基片，CPU的門電路就完成了。

（5）重復(fù)、分層

為加工新的一層電路，再次生長硅氧化物，然后沉積一層多晶硅，涂敷光阻物質(zhì)，重復(fù)影印、蝕刻過程，得到含多晶硅和硅氧化物的溝槽結(jié)構(gòu)。重復(fù)多遍，形成一個(gè)3D的結(jié)構(gòu)，這才是最終的CPU的核心。每幾層中間都要填上金屬作為導(dǎo)體。Intel的Pentium4處理器有7層，而AMD的Athlon64則達(dá)到了9層。層數(shù)決定于設(shè)計(jì)時(shí)CPU的布局，以及通過的電流大小。

（6）封裝

這時(shí)的CPU是一塊塊晶圓，它還不能直接被用戶使用，必須將它封入一個(gè)陶瓷的或塑料的封殼中，這樣它就可以很容易地裝在一塊電路板上了。封裝結(jié)構(gòu)各有不同，但越高級的CPU封裝也越復(fù)雜，新的封裝往往能帶來芯片電氣性能和穩(wěn)定性的提升，并能間接地為主頻的提升提供堅(jiān)實(shí)可靠的基礎(chǔ)。

（7）多次測試

測試是一個(gè)CPU制造的重要環(huán)節(jié)，也是一塊CPU出廠前必要的考驗(yàn)。這一步將測試晶圓的電氣性能，以檢查是否出了什么差錯(cuò)，以及這些差錯(cuò)出現(xiàn)在哪個(gè)步驟（如果可能的話）。接下來，晶圓上的每個(gè)CPU核心都將被分開測試。

由于SRAM（靜態(tài)隨機(jī)存儲器，CPU中緩存的基本組成）結(jié)構(gòu)復(fù)雜、密度高，所以緩存是CPU中容易出問題的部分，對緩存的測試也是CPU測試中的重要部分。

每塊CPU將被進(jìn)行完全測試，以檢驗(yàn)其全部功能。某些CPU能夠在較高的頻率下運(yùn)行，所以被標(biāo)上了較高的頻率;而有些CPU因?yàn)榉N種原因運(yùn)行頻率較低，所以被標(biāo)上了較低的頻率。最后，個(gè)別CPU可能存在某些功能上的缺陷，如果問題出在緩存上，制造商仍然可以屏蔽掉它的部分緩存，這意味著這塊CPU依然能夠出售，只是它可能是Celeron等低端產(chǎn)品。

當(dāng)CPU被放進(jìn)包裝盒之前，一般還要進(jìn)行最后一次測試，以確保之前的工作準(zhǔn)確無誤。根據(jù)前面確定的最高運(yùn)行頻率和緩存的不同，它們被放進(jìn)不同的包裝，銷往世界各地。

四、晶圓如何變成cpu

早在2010年歐盟贊助了一項(xiàng)由德國海森堡大學(xué)發(fā)起的項(xiàng)目，名字叫BrainScaleS（Brain-inspiredmultiscalecomputationinneuromorphichybridsystems），其實(shí)和最近很火的IBMTureNorth處理器有點(diǎn)類似，都是模擬大腦物理結(jié)構(gòu)的東西。不過他們模擬的是老鼠的大腦結(jié)構(gòu)，具體步驟是先將老鼠的大腦用液氮冰凍，然后一層一層用機(jī)器磨掉，每磨掉一層就進(jìn)行一次拍照，然后根據(jù)全部的照片去研究老鼠的大腦結(jié)構(gòu)（沒錯(cuò)，和山寨手機(jī)仿造電路板用的方法一模一樣）。

然后根據(jù)這個(gè)使用180nmCMOS工藝，在一整片的8英寸晶圓去復(fù)現(xiàn)了老鼠的大腦結(jié)構(gòu)，有20萬個(gè)神經(jīng)元、5000萬個(gè)突觸。因?yàn)榇竽X是一個(gè)3D狀的網(wǎng)絡(luò)結(jié)構(gòu)，所以實(shí)際的CPU是把它平鋪到1個(gè)2D平面上的，所以在晶圓上有一個(gè)個(gè)的區(qū)域，不同的區(qū)域之間使用了專門開發(fā)的結(jié)構(gòu)去進(jìn)行互聯(lián)。

至于為什么使用如此“古董“的工藝，其原因在于這是一個(gè)數(shù)?；旌闲酒?，我們知道模擬電路由于自身的特征（低噪聲和高驅(qū)動能力等）而無法使用線寬太小的半導(dǎo)體工藝（否則要么達(dá)不到設(shè)計(jì)指標(biāo)，要么干脆就燒掉啦），而數(shù)字電路則不用考慮這些。所以在CPU工藝已經(jīng)進(jìn)步到14nm的今天，模擬電路使用的主流工藝還是130-180nm。

實(shí)際的系統(tǒng)已經(jīng)在2013年上線了，不過效果貌似沒有預(yù)期那么好，這個(gè)項(xiàng)目已經(jīng)于去年停止了。