混合信號(hào)接地的困惑根源

混合信號(hào)接地的困惑根源

大多數(shù)ADC、DAC和其他混合信號(hào)器件數(shù)據(jù)手冊(cè)是針對(duì)單個(gè)PCB討論接地，通常是制造商自己的評(píng)估板。將這些原理應(yīng)用于多卡或多ADC/DAC系統(tǒng)時(shí)，就會(huì)讓人感覺(jué)困惑茫然。通常建議將PCB接地層分為模擬層和數(shù)字層，并將轉(zhuǎn)換器的 AGND 和 DGND 引腳連接在一起，并且在同一點(diǎn)連接模擬接地層和數(shù)字接地層，如圖 1 所示。

圖 1. 混合信號(hào) IC 接地：?jiǎn)蝹€(gè) PCB（典型評(píng)估/測(cè)試板）

這樣就基本在混合信號(hào)器件上產(chǎn)生了系統(tǒng)“星型”接地。所有高噪聲數(shù)字電流通過(guò)數(shù)字電源流入數(shù)字接地層，再返回?cái)?shù)字電源；與電路板敏感的模擬部分隔離開(kāi)。系統(tǒng)星型接地結(jié)構(gòu)出現(xiàn)在混合信號(hào)器件中模擬和數(shù)字接地層連接在一起的位置。

該方法一般用于具有單個(gè) PCB 和單個(gè) ADC/DAC 的簡(jiǎn)單系統(tǒng)，不適合多卡混合信號(hào)系統(tǒng)。在不同PCB（甚至在相同 PCB 上）上具有數(shù)個(gè)ADC 或 DAC的系統(tǒng)中，模擬和數(shù)字接地層在多個(gè)點(diǎn)連接，使得建立接地環(huán)路成為可能，而單點(diǎn)“星型”接地系統(tǒng)則不可能。鑒于以上原因，此接地方法不適用于多卡系統(tǒng)，上述方法應(yīng)當(dāng)用于具有低數(shù)字電流的混合信號(hào)IC。

具有低數(shù)字電流的混合信號(hào)IC的接地和去耦

敏感的模擬元件，例如放大器和基準(zhǔn)電壓源，必須參考和去耦至模擬接地層。具有低數(shù)字電流的 ADC 和 DAC（和其他混合信號(hào) IC）一般應(yīng)視為模擬元件，同樣接地并去耦至模擬接地層。乍看之下，這一要求似乎有些矛盾，因?yàn)檗D(zhuǎn)換器具有模擬和數(shù)字接口，且通常有指定為模擬接地（AGND）和數(shù)字接地（DGND）的引腳。圖 2 有助于解釋這一兩難問(wèn)題。

圖 2. 具有低內(nèi)部數(shù)字電流的混合信號(hào) IC 的正確接地

同時(shí)具有模擬和數(shù)字電路的 IC（例如 ADC 或 DAC）內(nèi)部，接地通常保持獨(dú)立，以免將數(shù)字信號(hào)耦合至模擬電路內(nèi)。

圖 2 顯示了一個(gè)簡(jiǎn)單的轉(zhuǎn)換器模型。將芯片焊盤連接到封裝引腳難免產(chǎn)生線焊電感和電阻，IC 設(shè)計(jì)人員對(duì)此是無(wú)能為力的，心中清楚即可?？焖僮兓臄?shù)字電流在 B 點(diǎn)產(chǎn)生電壓，且必然會(huì)通過(guò)雜散電容 CSTRAY耦合至模擬電路的 A 點(diǎn)。此外，IC 封裝的每對(duì)相鄰引腳間約有 0.2 pF的雜散電容，同樣無(wú)法避免！IC 設(shè)計(jì)人員的任務(wù)是排除此影響讓芯片正常工作。

不過(guò)，為了防止進(jìn)一步耦合，AGND 和 DGND 應(yīng)通過(guò)最短的引線在外部連在一起，并接到模擬接地層。

DGND 連接內(nèi)的任何額外阻抗將在 B點(diǎn)產(chǎn)生更多數(shù)字噪聲；繼而使更多數(shù)字噪聲通過(guò)雜散電容耦合至模擬電路。

請(qǐng)注意，將 DGND 連接到數(shù)字接地層會(huì)在 AGND 和 DGND 引腳兩端施加VNOISE，帶來(lái)嚴(yán)重問(wèn)題！

“DGND”名稱表示此引腳連接到 IC 的數(shù)字地，但并不意味著此引腳必須連接到系統(tǒng)的數(shù)字地?？梢愿鼫?zhǔn)確地將其稱為 IC 的內(nèi)部“數(shù)字回路”。

這種安排確實(shí)可能給模擬接地層帶來(lái)少量數(shù)字噪聲，但這些電流非常小，只要確保轉(zhuǎn)換器輸出不會(huì)驅(qū)動(dòng)較大扇出（通常不會(huì)如此設(shè)計(jì)）就能降至最低。將轉(zhuǎn)換器數(shù)字端口上的扇出降至最低（也意味著電流更低），還能讓轉(zhuǎn)換器邏輯轉(zhuǎn)換波形少受振鈴影響，盡可能減少數(shù)字開(kāi)關(guān)電流，從而減少至轉(zhuǎn)換器模擬端口的耦合。

通過(guò)插入小型有損鐵氧體磁珠，如圖 2 所示，邏輯電源引腳 pin （VD）可進(jìn)一步與模擬電源隔離。轉(zhuǎn)換器的內(nèi)部瞬態(tài)數(shù)字電流將在小環(huán)路內(nèi)流動(dòng)，從 VD經(jīng)去耦電容到達(dá) DGND （此路徑用圖中紅線表示）。因此瞬態(tài)數(shù)字電流不會(huì)出現(xiàn)在外部模擬接地層上，而是局限于環(huán)路內(nèi)。VD 引腳去耦電容應(yīng)盡可能靠近轉(zhuǎn)換器安裝，以便將寄生電感降至最低。去耦電容應(yīng)為低電感陶瓷型，通常介于 0.01 μF （10 nF）和 0.1 μF （100 nF） 之間。

再?gòu)?qiáng)調(diào)一次，沒(méi)有任何一種接地方案適用于所有應(yīng)用。但是，通過(guò)了解各個(gè)選項(xiàng)和提前進(jìn)行規(guī)則，可以最大程度地減少問(wèn)題。

責(zé)任編輯：lq