0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

DDR5升級背后的技術(shù)玄機

安富利 ? 來源:安富利 ? 作者:安富利 ? 2021-01-13 10:27 ? 次閱讀

2020年7月,JEDEC固態(tài)技術(shù)協(xié)會正式發(fā)布了新的主流內(nèi)存標準DDR5 SDRAM的最終規(guī)范,這意味著新一輪的內(nèi)存升級換代又要開始了!

自上一代DDR4內(nèi)存標準的問世到現(xiàn)在,已經(jīng)歷了9年,有數(shù)據(jù)顯示目前DDR4標準產(chǎn)品在服務器和PC領域的滲透率都已經(jīng)超過了95%,按照摩爾定律或者其他技術(shù)預測,新一代的DDR內(nèi)存標準早該駕到了,由此足見在內(nèi)存領域技術(shù)進步的邊際成本是越來越高。

好在DDR5這把“磨”了近十年的“劍”并沒有讓大家失望,從JEDEC協(xié)會公布的信息來看,與上一代標準相比,DDR5將主電壓從1.2 V降低至1.1 V,最大芯片密度提高了4倍,最大數(shù)據(jù)速率提高一倍,突發(fā)長度增加一倍,存儲單元組數(shù)增加一倍??梢哉f在速度、容量、能耗和穩(wěn)定性等方面,DDR5都來了一次全面的提升。

1cfc7dde-44a4-11eb-8b86-12bb97331649.jpg

圖1:不同DDR內(nèi)存標準之間的比較 (資料來源:JEDEC)

DDR5標準推出之后,Micron等內(nèi)存及模塊制造商都已經(jīng)積極行動起來,陸續(xù)推出了相關(guān)的樣品,為即將到來的新一波內(nèi)存升級潮積極備戰(zhàn)。按照以往的經(jīng)驗,2021年DDR5將最先進入服務器市場,之后伴隨著工藝穩(wěn)定和產(chǎn)能爬坡,再逐漸向PC和消費電子等領域滲透。但不管怎么說,這個進程已經(jīng)啟動。

當然,在一輪技術(shù)熱潮到來之際,在做出“追不追,以及怎么追”等決定之前,既要做到知其然,還要知其所以然,因此今天我們就來看看,DDR5這性能提升背后,究竟暗藏著哪些技術(shù)玄機。

DDR5升級背后的技術(shù)玄機

數(shù)據(jù)存儲容量和速率是衡量DDR標準代際之間差異的核心指標,在提升此核心性能方面,DDR5放出了以下這些大招兒:

增加整體Bank數(shù)量

當存儲器密度增加時,需要擴展Bank的數(shù)量來應對。DDR5標準中每個Bank組中的Bank數(shù)量(4個)保持不變,而將Bank組的數(shù)量增加一倍,達到了4或8個。通過允許在任意指定時間開啟更多分頁,并增加高頁面點擊率的統(tǒng)計概率,來提高整體的系統(tǒng)效率。增加的Bank組通過提高使用短時序的可能性來減輕內(nèi)部時序限制。

增加數(shù)據(jù)突發(fā)長度

DDR5將缺省的數(shù)據(jù)突發(fā)長度(Burst Length)從DDR4標準的BL8增加到了BL16,這樣就提高了命令/地址和數(shù)據(jù)總線的效率。也就是說,相同的CA總線讀寫事務可以在數(shù)據(jù)總線上實現(xiàn)兩倍的數(shù)據(jù)量,同時限制在同一Bank內(nèi)受到IO/陣列時序限制的風險。突發(fā)長度的增加也可減少相同的64B緩存線數(shù)據(jù)負載存取所需的IO數(shù)量,減少存取特定數(shù)據(jù)量所需的命令,這對于功耗的控制十分有利。

特別值得一提的是,數(shù)據(jù)突發(fā)長度的增加可以讓DDR5 DIMM模塊實現(xiàn)雙子通道的架構(gòu),提高整體的通道并行能力、靈活性和數(shù)量,進而優(yōu)化內(nèi)存整體的能效。

增加新的命令

在以往DDR SDRAM標準的ALL-BANK REFRESH 命令(REFab)基礎上,DDR5增加了SAME-BANK REFRESH (REFsb) 命令。SDRAM在刷新 (REFRESH)之前,需要準備刷新的Bank處于idle(閑置)狀態(tài),且這些Bank在刷新命令期間無法繼續(xù)后續(xù)的寫入和讀取活動。因此在執(zhí)行REFab刷新命令前,必須確保所有Bank均處于閑置狀態(tài),以3.9μs一次計算,一個16Gb DDR5 SDRAM 器件,其持續(xù)時間為295ns。

而新增加的REFsb在發(fā)出命令之前,每個Bank組中只需一個Bank閑置即可,其余的在發(fā)出REFsb命令時不需閑置,對非更新Bank的唯一時序限制為 same-bank- refresh-to-activate 延遲。REFsb命令以細粒度刷新 (FGR) 模式發(fā)出,每個Bank平均每1.95μs接收一次REFRESH命令,這樣一個16Gb DDR5 SDRAM器件的REFsb 持續(xù)時間僅130ns。

模擬分析數(shù)據(jù)顯示,使用REFsb系統(tǒng)效能處理量比使用REFab時提高6%至9%;REFsb將刷新對平均閑置延遲時間的影響從11.2ns縮短到了5.0ns。

基于上述這幾個方面的優(yōu)化,DDR5在性能上實現(xiàn)了明顯的提升。圖2展示了,在規(guī)定的測試條件下,DDR5與DDR4相比在數(shù)據(jù)速率上的優(yōu)勢。

1d397cc0-44a4-11eb-8b86-12bb97331649.jpg

圖2:DDR5與DDR4相比的性能優(yōu)勢(資料來源:Micron)

除了在核心性能上的突破,DDR5還在可靠性、可用性與服務性 (RAS)上,以及可操作性上做了諸多優(yōu)化。

芯片內(nèi)建錯誤校正碼 (ECC):通過DDR5器件輸出數(shù)據(jù)之前在READ命令期間執(zhí)行校正,減輕系統(tǒng)錯誤校正的負擔。在DDR4內(nèi)存上實現(xiàn)ECC功能,需要額外增加一顆芯片,而DDR5原生支持片上ECC,對于提升系統(tǒng)可靠性大有幫助。

PPR強化功能:包括hPPR (硬) 和sPPR (軟)兩個獨立的修復功能。主要的優(yōu)化在于減少了執(zhí)行sPPR修復之前需要Bank中備份的列,這樣可以將備份和儲存大量信息所需的系統(tǒng)時間縮至最短,通常每列數(shù)據(jù)約2μs。

多用途命令 (MPC):DDR5時鐘頻率的提高,也給初始化和訓練之前的操作執(zhí)行帶來挑戰(zhàn)。為此,DDR5使用多用途命令 (MPC) 來執(zhí)行介面初始化、訓練和定期校正等功能,提升操作的效率。

從上文可以看出,一方面DDR5通過增加Bank組、增加突發(fā)長度、引入新的REFsb刷新命令等舉措,提升核心性能,降低用戶總體擁有成本;另一方面通過優(yōu)化RAS和可操作性為開發(fā)和應用帶來更大便利,這樣雙管齊下,為DDR5標準打造了穩(wěn)固的根基。

1d5d95ec-44a4-11eb-8b86-12bb97331649.png

表1:DDR5產(chǎn)品特色與功能優(yōu)化(資料來源:安富利

DDR5內(nèi)存條的變化

當然,想要最大程度上釋放出一個全新內(nèi)存標準的威力,DIMM內(nèi)存模塊的設計也十分重要。DDR5標準的順利升級,也必然需要內(nèi)存模塊方案的變化,為其提供助力。從Micron提供的技術(shù)文檔中我們可以看到,這樣的變化主要體現(xiàn)在以下幾個方面:

首先,DDR5模塊與DDR4模塊最大的差別就在于,標準的DDR5模塊中有兩個獨立的子通道,每個子通道最多有兩個實體封裝的存儲器區(qū)塊 (rank)。每個DRAM封裝都可設為主要/輔助拓撲,進而增加邏輯存儲器區(qū)塊以提高密度。獨立子通道能提高并行性,并支持存儲器控制器更有效率地安排時序,進而打破數(shù)據(jù)傳輸量的限制,滿足服務器等應用中日益增加的運算需求。

其次,DDR5中增加了本地的PMIC進行電壓調(diào)節(jié),由于將電源管理的功能從主板轉(zhuǎn)到更靠近內(nèi)存芯片的模塊上,因此這種電源架構(gòu)可降低主板的復雜性、提升電源轉(zhuǎn)換的效率、增加更多電源管理的功能。

再有,DDR5模塊上引入了基于MIPI I3C通訊協(xié)定的邊帶存取功能,能夠更好地支持模塊上越來越多的主動器件,提高可用性,并監(jiān)控關(guān)鍵參數(shù)以掌握模塊工作時與功率、散熱等相關(guān)的詳細信息。

此外,在L/RDIMM模塊上,還放置了一對溫度傳感器IC,對模塊表面溫度梯度變化進行持續(xù)監(jiān)測,并以此為依據(jù)調(diào)整流量變化,或者改變風扇速度,通過調(diào)優(yōu)來最大化系統(tǒng)的處理能力。

最后,DDR5模塊設計的改變,也催生了CAI、MIR和擴展接地等其他新功能,以利于改善設計配置、電源噪聲和模塊信號隔離等特性。命令和地址上的ODT及增強的 DQ/DQS/CA/CS 訓練等新功能,也可提供更好的信號處理能效、更快的時鐘速率,最終實現(xiàn)更高的帶寬。

1d815856-44a4-11eb-8b86-12bb97331649.png

表2:DDR5與DDR4性能比較與優(yōu)化(資料來源:安富利)

用DDR5開始一個新設計

可以想見,在即將到來的2021年,如何將計算存儲方案升級到DDR5,將成為很多開發(fā)者——特別是數(shù)據(jù)中心等計算密集型應用的開發(fā)者——案頭上的一個重要課題。為了加速這個進程,DDR5的核心技術(shù)供應商在快馬加鞭推出新產(chǎn)品之外,也紛紛推出了開發(fā)者支持計劃,比如Micron的DDR5 技術(shù)支持計劃 (TEP)中,就為經(jīng)過核準通過的合伙伙伴提供了豐富的技術(shù)資源,如:

產(chǎn)品數(shù)據(jù)手冊、電氣模型、熱模型和仿真模型等技術(shù)資源,以幫助其產(chǎn)品開發(fā)和平臺搭建

選擇可用的DDR5元件與模塊樣品

與其他生態(tài)系統(tǒng)合作伙伴建立聯(lián)系,以助其進行DDR5可用平臺的設計與搭建

技術(shù)支持和培訓資料

簡言之,在需求發(fā)展的大趨勢下,面對DDR5,除了“升級”跟上技術(shù)進步的節(jié)奏,實際上我們沒有其他的選擇?,F(xiàn)在的關(guān)鍵就在于,如何在升級的這條路上走得更快、更順暢。為此,安富利作為全球領先的技術(shù)分銷商,也會為你提供全面和專業(yè)的支持。

責任編輯:lq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50224

    瀏覽量

    420983
  • 內(nèi)存
    +關(guān)注

    關(guān)注

    8

    文章

    2978

    瀏覽量

    73817
  • DDR5
    +關(guān)注

    關(guān)注

    1

    文章

    416

    瀏覽量

    24074

原文標題:DDR5駕到!你的內(nèi)存又雙叒該升級了!

文章出處:【微信號:AvnetAsia,微信公眾號:安富利】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Introspect DDR5/LPDDR5總線協(xié)議分析儀

    DDR5 RDIMM及支持下一代MR-DIMM單體測試驗證系統(tǒng) (DDR5 MR-DIMM Module Test System), 支持的速率可高達17.4Gbps. DDR5內(nèi)存測試系統(tǒng)
    發(fā)表于 08-06 12:03

    DDR5內(nèi)存條上的時鐘走線

    DDR5標準JESD79-5文件中沒有明確的控制阻抗建議,DDR4時代基本內(nèi)存條上時鐘阻抗還是跟著芯片、主板走的70-80歐姆。線寬相對而言比較細。不知道你開始使用DDR5沒有,你有關(guān)
    的頭像 發(fā)表于 07-16 17:47 ?1572次閱讀
    <b class='flag-5'>DDR5</b>內(nèi)存條上的時鐘走線

    0706線下活動 I DDR4/DDR5內(nèi)存技術(shù)高速信號專題設計技術(shù)交流活動

    01活動主題DDR4/DDR5內(nèi)存技術(shù)高速信號專題設計技術(shù)交流活動時間:2024年7月6日(本周六)10:00地點:深圳市南山區(qū)科技南十二路曙光大廈1002(深圳地鐵1號線,高新園地鐵
    的頭像 發(fā)表于 07-06 08:12 ?277次閱讀
    0706線下活動 I <b class='flag-5'>DDR</b>4/<b class='flag-5'>DDR5</b>內(nèi)存<b class='flag-5'>技術(shù)</b>高速信號專題設計<b class='flag-5'>技術(shù)</b>交流活動

    談談DDR5技術(shù)規(guī)格的那些事

    此文盡量排除高深莫測的DRAM相關(guān)技術(shù)名詞,讓各位迅速了解DDR5相對DDR4的優(yōu)勢與可能的影響,最后再同場加映英特爾Atomx6000系列引進的「In-BandECC」技術(shù),讓大家瞧
    的頭像 發(fā)表于 05-09 08:27 ?780次閱讀
    談談<b class='flag-5'>DDR5</b><b class='flag-5'>技術(shù)</b>規(guī)格的那些事

    DDR5測試技術(shù)更新漫談

    工業(yè)類設備,從終端產(chǎn)品到數(shù)據(jù)中心,用于CPU進行數(shù)據(jù)處理運算的緩存。近20多年來,經(jīng)歷了從SDRAM發(fā)展到DDR RAM,又從DDR發(fā)展到目前的DDR5,每一代 DDR
    的頭像 發(fā)表于 04-01 11:37 ?927次閱讀
    <b class='flag-5'>DDR5</b>測試<b class='flag-5'>技術(shù)</b>更新漫談

    DDR5內(nèi)存接口芯片組如何利用DDR5 for DIMM的優(yōu)勢?

    2021 年,JEDEC 宣布發(fā)布 JESD79-5 DDR5 SDRAM 標準,標志著行業(yè)向 DDR5 dual-inline memory modules (DIMM) 的過渡。
    的頭像 發(fā)表于 03-17 09:50 ?2758次閱讀
    <b class='flag-5'>DDR5</b>內(nèi)存接口芯片組如何利用<b class='flag-5'>DDR5</b> for DIMM的優(yōu)勢?

    DDR6和DDR5內(nèi)存的區(qū)別有多大?怎么選擇更好?

    DDR6和DDR5內(nèi)存的區(qū)別有多大?怎么選擇更好? DDR6和DDR5是兩種不同的內(nèi)存技術(shù),它們各自在性能、功耗、帶寬等方面都有不同的特點。
    的頭像 發(fā)表于 01-12 16:43 ?7953次閱讀

    瀾起科技宣布推出DDR5第四子代RCD芯片

    瀾起科技,一直致力于引領內(nèi)存接口芯片領域的創(chuàng)新,近日再次實現(xiàn)了重大突破。經(jīng)過不斷的技術(shù)積累和產(chǎn)品升級,他們成功研發(fā)出DDR5第四子代RCD芯片(DDR5 RCD04),進一步鞏固了其在
    的頭像 發(fā)表于 01-07 16:30 ?878次閱讀

    瀾起科技發(fā)布DDR5第四子代寄存時鐘驅(qū)動器芯片

    瀾起科技,這一在內(nèi)存技術(shù)領域具有領先地位的公司,近日發(fā)布了一款引人注目的新產(chǎn)品——DDR5第四子代寄存時鐘驅(qū)動器芯片(DDR5 RCD04)。這款新產(chǎn)品的最大亮點在于其高達7200 MT/s的數(shù)據(jù)速率,相較于
    的頭像 發(fā)表于 01-07 16:28 ?858次閱讀

    lpddr5時序比ddr5慢多少

    LPDDR5DDR5是兩種不同類型的內(nèi)存,它們在時序和性能方面有一些差異。盡管它們都是最新一代的內(nèi)存標準,但它們面向不同的應用場景,并且在設計上有一些不同。 首先,讓我們來了解一下LPDDR5
    的頭像 發(fā)表于 01-04 10:22 ?4254次閱讀

    瀾起科技宣布推出DDR5第四子代寄存時鐘驅(qū)動器芯片(DDR5 RCD04)

    近日,瀾起科技宣布推出DDR5第四子代寄存時鐘驅(qū)動器芯片(DDR5 RCD04),該芯片支持高達7200 MT/s的數(shù)據(jù)速率,較DDR5第一子代RCD速率提升50%,
    的頭像 發(fā)表于 01-04 09:26 ?614次閱讀

    DDR5 SDRAM規(guī)范

    JESD79-5B DDR5 SDRAM-2022 JEDEC
    發(fā)表于 12-25 09:51 ?16次下載

    DDR5接收機一致性表征和測試

    如今,各行業(yè)正在加速向DDR5新紀元邁進,無論是PC、筆記本電腦還是人工智能,都對DDR5有強烈的需求。隨著內(nèi)存市場需求的回暖,內(nèi)存芯片供應商們已著手在今年第 4 季度全面拉高 DDR5 產(chǎn)能,逐步取代現(xiàn)今的
    的頭像 發(fā)表于 12-13 14:31 ?618次閱讀
    <b class='flag-5'>DDR5</b>接收機一致性表征和測試

    ddr5為什么能跑得那么穩(wěn)呢

    隨著DDR5信號速率的增加和芯片生產(chǎn)工藝難度的加大,DRAM內(nèi)存出現(xiàn)單位錯誤的風險也隨之增加,為進一步改善內(nèi)存信道,糾正DRAM芯片中可能出現(xiàn)的位錯誤,DDR5引入了片上ECC技術(shù),將ECC集成到
    發(fā)表于 11-30 14:49 ?364次閱讀
    <b class='flag-5'>ddr5</b>為什么能跑得那么穩(wěn)呢

    存儲器廠強攻DDR5產(chǎn)品 后市可期

    對于ddr5市場的發(fā)展,威剛表示,現(xiàn)階段觀察到需求端春燕來臨,主要來自pc,隨著顧客需求的明顯好轉(zhuǎn)和pc內(nèi)存內(nèi)容的提高,明年上半年ddr5將超過ddr4,形成黃金交叉。目前在現(xiàn)貨市場上,ddr
    的頭像 發(fā)表于 11-24 10:38 ?492次閱讀