0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

vivado2017.4生成比特流失敗報錯信息

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2022-02-08 14:10 ? 次閱讀

作者:watchmanZYNQ微信公眾號

出現問題以及分析
vivado2017.4生成比特流失敗,報錯信息

o4YBAGAJ7P2AGHK6AALeKBXqH6A420.png

[Drc 23-20]規(guī)則違反(NSTD-1)未指定的I/O標準,-142個邏輯端口中有4個使用I/O標準(IOSTANDARD)值“ DEFAULT”,而不是用戶分配的特定值。

這可能會導致I/O爭用或與電路板電源或連接性不兼容,從而影響性能,信號完整性,或者在極端情況下會損壞設備或所連接的組件。

若要更正此沖突,請指定所有I/O標準。除非所有邏輯端口都定義了用戶指定的I/O標準值,否則此設計將無法生成位流。

要允許使用未指定的I/O標準值創(chuàng)建位流(不建議),請使用以下命令:set_property SEVERITY {Warning} [get_drc_checks NSTD-1].NOTE

pIYBAGAJ7TyAaFHYAAEXJRtoS3s932.png

使用Vivado Runs基礎結構時(例如,launch_runs Tcl命令),請將此命令添加到.tcl文件,并將該文件作為執(zhí)行運行的write_bitstream步驟的預鉤添加。

問題端口:USBIND_0_port_indctl [1:0],USBIND_0_vbus_pwrfault,USBIND_0_vbus_pwrselect。

解決辦法:
新建記事本,添加以下三句:

1set_property SEVERITY {Warning} [get_drc_checks NSTD-1] 2 3set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1] 4 5set_property SEVERITY {Warning} [get_drc_checks UCIO-1]

重命名為 name.tcl文件(確定后綴格式有效)

在進入vivado軟件,在generate bitstream 界面如下,右鍵進入setting

o4YBAGAJ7e2AEyAhAAGVeJPpDUU242.png

點擊tcl.pre

o4YBAGAJ7jGANC9mAAMx-jYyaFQ739.png

選中剛才配置的name.tcl

點擊OK,就行了,之后就可以成功生成bit流了。

審核編輯:何安

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • Vivado
    +關注

    關注

    19

    文章

    805

    瀏覽量

    66231
收藏 人收藏

    評論

    相關推薦

    Renesa RA如何使用SPI來實現高速比特流的發(fā)送

    有些特殊的外設會使用基于SPI模式,發(fā)送連續(xù)比特流來傳輸數據。本文主要介紹對于Renesa RA,如何使用SPI來實現高速比特流的發(fā)送。
    的頭像 發(fā)表于 07-22 14:38 ?1417次閱讀
    Renesa RA如何使用SPI來實現高速<b class='flag-5'>比特流</b>的發(fā)送

    一文了解FPGA比特流的內部結構

    比特流是一個常用詞匯,用于描述包含FPGA完整內部配置狀態(tài)的文件,包括布線、邏輯資源和IO設置。大多數現代FPGA都是基于SRAM的,包括Xilinx Spartan和Virtex系列。在FPGA上
    的頭像 發(fā)表于 07-16 18:02 ?7342次閱讀
    一文了解FPGA<b class='flag-5'>比特流</b>的內部結構

    SDK5.0生成的工程,PWM都不輸出,ADC也不進中斷是怎么回事?

    關于電機庫5.0生成的工程,問個問題呀: 關于TIM1和ADC的配置,配置好后,都不調用start函數,比如PWM_Start,ADC_Start_IT。根本PWM都不輸出,ADC也不進中斷。只有調用相關的start函數,才能正常執(zhí)行。 不知道是我在生成出來的工程沒
    發(fā)表于 04-29 08:09

    使用SDK5生成工程模板程序時老是出現錯誤是為啥?

    使用st SDK5生成工程模板程序時老是出現這樣的錯誤是為啥?我的SDK:5.0.1STM32CubeMX:4.26.0Keil5:5.25 求助萬能的網友。
    發(fā)表于 04-28 08:36

    使用MotorControl Workbench 5.1.3生成的軟件,運行后software error,為什么?

    使用MotorControl Workbench 5.1.3生成的軟件,運行,第一次可以發(fā)波形,第二次報software error;后面沒次清除故障都是直接software error;沒有任何波形產生。請問為何會報這個 故障?
    發(fā)表于 04-25 06:17

    STM32L4R5生成工程模板時,必須使用CubeMx,但是生成的程序編譯極慢為什么?

    開發(fā)STM32L4R5芯片。在生成工程模板時,必須使用CubeMx,但是生成的程序編譯極慢 1、采用compiler 5編譯很慢,但是不報錯。 2、采用complier6編譯較快,但是報錯
    發(fā)表于 04-19 07:32

    用cubemx6.3.0生成以前的keil程序后運行不正常的原因?

    用cubemx6.3.0生成以前的keil程序后運行不正常。
    發(fā)表于 04-02 08:05

    CubeAI-7.0.0生成的C語言代碼,神經網絡運行函數是哪個,輸入輸出分別是哪個變量?。?/a>

    CubeAI-7.0.0生成的C語言代碼,神經網絡運行函數是哪個,輸入輸出分別是哪個變量啊?求教大佬,之前5.1.2還能看懂,現在7.0.0看不懂了。
    發(fā)表于 04-01 07:30

    用cubeMX + STM32L0HAL庫1.12.1生成的自定義HID設備,接收后發(fā)送數據第三次開始會失敗卡死的原因?

    用cubeMX + STM32L0HAL庫1.12.1生成的自定義HID設備,在接收后發(fā)送數據,第三次開始會失敗卡死,單獨接收和發(fā)送沒問題,用HAL庫1.12.0生成的沒問題
    發(fā)表于 03-21 08:05

    如何用stm32生成pwm同時在其pwm低電平中心觸發(fā)adc?

    如何用stm32生成pwm同時在其pwm低電平中心觸發(fā)adc
    發(fā)表于 03-20 07:25

    MotorControl Workbench 5.4.4生成代碼怎么改絕對值編碼器?

    MotorControl Workbench 5.4.4生成代碼只支持增量編碼器和霍爾編碼器。怎么改絕對值編碼器 ?分別需要改哪幾個函數?請問一下,大家有沒有這方面的例子?
    發(fā)表于 03-14 06:21

    泰克(Tektronix)DPO7000系列示波器儀器自檢報錯維修

    泰克示波器DPO71604在自檢時報告錯誤,并且出現自校準失敗的情況,首先要對儀器的各個功能模塊進行全面的檢查。根據報錯信息,故障可能涉及到采集板和相關的電路,特別是CH1通道和觸發(fā)
    的頭像 發(fā)表于 03-08 16:04 ?495次閱讀
    泰克(Tektronix)DPO7000系列示波器儀器自檢<b class='flag-5'>報錯</b>維修

    stm32CubeMAX使用freertos V2生成的lwip與FATFS不能正常運行如何解決?

    freertosV1生成的工程,運行是沒有問題的。不知道官方是否有這樣的升級后的注意事項,或者是模塊有沒有根據版本的不同,適配不同的代碼塊?;蛘呤墙鉀Q方法。
    發(fā)表于 03-08 06:56

    如何禁止vivado自動生成 bufg

    Vivado中禁止自動生成BUFG(Buffered Clock Gate)可以通過以下步驟實現。 首先,讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器,用于緩沖輸入時鐘信號,使其更穩(wěn)
    的頭像 發(fā)表于 01-05 14:31 ?1851次閱讀

    Efinity Interface Designer報錯案例-v0

    to efx_pnr... 原因:(1)有些客戶使用Win7版本,目前Efinity對Win7的支持不好。建議升級win10。 ????(2)殺毒軟件刪除了文件,實際interface生成約束是沒有問題的,客戶pnr的時候
    的頭像 發(fā)表于 12-12 09:52 ?811次閱讀
    Efinity Interface Designer<b class='flag-5'>報錯</b>案例-v0