DSP48E1片的數(shù)據(jù)和控制輸入提供算術(shù)和邏輯階段

DSP48E1片的數(shù)學(xué)部分由一個(gè)25位的預(yù)加器、2個(gè)25位、18位的補(bǔ)法器和3個(gè)48位的數(shù)據(jù)路徑多路復(fù)用器(具有輸出X、Y和Z)組成，然后是一個(gè)3輸入加法器/減法器或2輸入邏輯單元(參見圖2-5)。使用2輸入邏輯單元時(shí)，不能使用乘法器。

DSP48E1片的數(shù)據(jù)和控制輸入提供算術(shù)和邏輯階段。A和B數(shù)據(jù)輸入可以選擇性地寄存一兩個(gè)時(shí)鐘周期，以幫助構(gòu)建不同的、高度流水線化的DSP應(yīng)用解決方案。D路徑和AD路徑可以分別寄存一次。其他數(shù)據(jù)輸入和控件輸入可以選擇性寄存一次。數(shù)據(jù)表中規(guī)定的最大頻率操作是通過使用pipelineregisters實(shí)現(xiàn)的。更詳細(xì)的時(shí)間信息可在第3章，DSP48E1設(shè)計(jì)注意事項(xiàng)中獲得。

在其最基本的形式中，加/減/邏輯單元的輸出是其輸入的函數(shù)。輸入由上游多路復(fù)用器、進(jìn)位選擇邏輯和乘法器陣列驅(qū)動(dòng)。

式2-1總結(jié)了X、Y、Z、CIN的加/減組合。CIN、X多路復(fù)用器輸出和Y多路復(fù)用器輸出相加。可以有選擇地向Z多路復(fù)用器輸出中添加或減去此組合結(jié)果。第二個(gè)選項(xiàng)是通過將ALUMODE設(shè)置為0001獲得的。

Adder/SubOut=(Z±(X+Y+CIN))or(-Z+(X+Y+CIN)–1)公式2-1

DSP48E1片的一個(gè)典型用法是將A和B的輸入相乘，然后將結(jié)果添加到C寄存器中或從C寄存器中減去。后面幾節(jié)將描述基于控制和數(shù)據(jù)輸入的更詳細(xì)的操作。選擇乘法器函數(shù)將消耗X和Y多路復(fù)用器的輸出來供給加法器。乘法器的兩個(gè)43位部分乘積在發(fā)送到加法器/減法器之前被符號(hào)擴(kuò)展到48位。

當(dāng)不使用第一階段乘法器時(shí)，48位雙輸入按位邏輯函數(shù)實(shí)現(xiàn)AND、OR、not、NAND、NOR、XOR和XNOR。這些函數(shù)的輸入是A:B、C、P或PCIN，通過X和Z多路復(fù)用器選擇，Y多路復(fù)用器根據(jù)邏輯操作選擇所有的1或所有的0。

加法器/減法器或邏輯單元的輸出提供模式檢測(cè)器邏輯。模式檢測(cè)器允許DSP48E1切片支持收斂舍入、計(jì)數(shù)值達(dá)到時(shí)計(jì)數(shù)器自動(dòng)復(fù)位以及累加器中的溢出/下溢/飽和。結(jié)合邏輯單元，模式檢測(cè)器可以擴(kuò)展為對(duì)兩個(gè)48位字段執(zhí)行48位動(dòng)態(tài)比較。這使得諸如A:BNANDC==0或A:B(按位邏輯)C==模式等函數(shù)得以實(shí)現(xiàn)。

圖2-5以非常簡(jiǎn)化的形式顯示了DSP48E1片。7個(gè)OPMODE位控制X、Y和Z多路復(fù)用器的選擇，將輸入輸入加/減或邏輯單元。在所有情況下，從乘法器到X和Y多路復(fù)用器的43位部分乘積數(shù)據(jù)都進(jìn)行了符號(hào)擴(kuò)展，形成加/減法器的48位輸入數(shù)據(jù)路徑。基于43位操作數(shù)和48位累加器輸出，保護(hù)位的數(shù)目(即(可用來防止溢出的位)是5。為了擴(kuò)展MACC操作的數(shù)量，應(yīng)該使用ACC_EXTEND特性，它允許MACC通過兩個(gè)DSP48E1片擴(kuò)展到96位。如果A端口被限制為18位(有符號(hào)擴(kuò)展為25位)，那么MACC就有12個(gè)保護(hù)位。在乘法運(yùn)算中，CARRYOUT位無效。OPMODE、ALUMODE、CARRYINSEL和CARRYIN的組合控制加/減或邏輯單元的功能。

審核編輯：何安