0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Micro Magic公司推出主頻達5GHz的64位RISC-V處理器

我快閉嘴 ? 來源:半導體行業(yè)觀察綜合 ? 作者:半導體行業(yè)觀察綜 ? 2021-02-19 16:15 ? 次閱讀

日前,Micro Magic公司宣布,其超低功耗64位RISC-V核心為1GHz消耗僅為10mW。Micro Magic的設(shè)計技術(shù)允許其5GHz處理器在低電壓下運行以節(jié)省功率,同時仍可實現(xiàn)高性能。通過將工作電壓降低到350mV,Micro Magic的64位RISC-V內(nèi)核以1GHz運行,并能夠在16nm FinFET工藝中達到2500 Coremarks。結(jié)果是打破了250,000 Coremarks / Watt的記錄。

Lee Tavrow博士說:“我們的RISC-V內(nèi)核以250,000 Coremarks / Watt的功率大大延長了IoT,Wearable和EV等關(guān)鍵用途的電池壽命?!?Micro Magic的聯(lián)合創(chuàng)始人。

當被問及對Micro Magic的主張是不可能的評論時,Micro Magic,Inc.的聯(lián)合創(chuàng)始人兼首席執(zhí)行官Mark Santoro博士簡單地重復了Arthur C. Clarke的話,“任何足夠先進的技術(shù)都是這樣開始的。”

主頻達5GHz的64位RISC-V處理器是如何煉成的?

不久前,Micro Magic公司(加利福尼亞州桑尼維爾)推出了一款64位RISC-V處理器,該處理器時鐘高達5GHz,但可以接近閾值的電壓工作。

該公司首席執(zhí)行官Mark Santoro(馬克·桑托羅)指出,雖然該高時鐘頻率是罕見的案例,但更重要的成就是RISC-V處理器的低功耗性能。將工作電壓降到接近閾值電壓的 350mV 時,性能降低 5 倍,但計算功率效率可提高 9 倍以上。

Santoro指出,該公司的歷史可以追溯到Sun Microsystems之前。該公司是一個相對較小的工程師群體(LinkedIn信息顯示不到50人),他們專門從事數(shù)據(jù)路徑設(shè)計、優(yōu)化和高速內(nèi)存設(shè)計。該公司最初成立于1995年1月,但于2000年12月被Juniper Networks以2.6億美元收購。Micro Magic的創(chuàng)始人在2004年重新啟動了公司。

盡管公司的創(chuàng)始人對研發(fā)領(lǐng)先的處理器很感興趣,但他們必須開發(fā)自己的 EDA 工具套件。自 2004 年進行改革以來,Micro Magic 一直是這些 EDA 工具的供應商,也是一家設(shè)計服務公司,使用其工具改進客戶的 ASIC。

桑托羅說,這些EDA工具的一個優(yōu)點是能夠根據(jù)時序要求放置和布線電路,從而使性能和定時閉合設(shè)計更加容易。

每瓦CoreMarks

桑托羅說:“CoreMarks似乎是一個合理的基準,但我們的設(shè)計是為能效而設(shè)計的,而不僅僅是性能。CoreMarks 是 EEMBC(嵌入式微處理器基準聯(lián)盟)生產(chǎn)的績效基準套件,是一個非盈利的會員資助組織。

”但每 MHz 的 CoreMarks 并不顯著,因為 CoreMarks 不會直接降低時鐘頻率。更重要的措施是每瓦CoreMarks,“桑托羅說。然后,他提供了附加功耗的關(guān)鍵基準圖。這是 RISC-V 內(nèi)核和一級緩存的功耗。

在 1.1V 時,處理器的時鐘頻率為 5.14GHz,在消耗約 500mW 時實現(xiàn)了 13,333 個 CoreMark。這相當于近 27k CoreMark /瓦特。

0.8V的處理器運行在4.3GHz和達到11,111 CoreMark,同時消耗200mW。這是55.5k CoreMark /瓦特。

在 0.6V 下,處理器以 3.1GHz 的速度運行,達到 8,461 CoreMark,消耗約 70mW。這大約是121k CoreMark /瓦特。

運行到350mV,在消耗10mW的同時,實現(xiàn)了1GHz和2500 CoreMark的時鐘頻率。這是25萬個CoreMark /瓦特。

將電壓降到三分之一,處理器的基準測試沒有”裝箱“,這意味著同一芯片將能夠?qū)崿F(xiàn)最高的時鐘頻率性能和最高的計算功率效率。

不幸的是,由于緩存大小不同以及包含的外圍邏輯量,因此比較處理器并不總是容易的。

Micro Magic仍然沒有透露是哪家晶圓代工廠為其生產(chǎn)的芯片。我們被告知的是,它采用了 FinFET 制造工藝,公司已經(jīng)比較了三個制造廠 PDK ,對比了兼容性。這表明所選制程為 28nm 或以下,并且由于成本等原因,不會低于 10nm。這樣猜測,代工廠只可能是Globalfoundries、三星或臺積電,英特爾和中芯國際也有可能。

沒有捷徑

但是當我們問桑托羅,他的團隊是如何在10mW獲得2500個CoreMark的時,他說:”沒有靈丹妙藥。低功耗沒有一件事。它是我們必須關(guān)注的很多事情的結(jié)合。桑托羅指出,回到太陽實驗室,他和其他工程師取得了最高性能的SRAM與900皮秒的訪問時間。

“此外,當您設(shè)計高性能時,您必須注意電源。如果你不為低功耗設(shè)計,你最終會熔化電線,”他補充說。Santoro 重申,當他最初創(chuàng)立 Micro Magic 時,標準工業(yè)工具并不適合這種設(shè)計風格?!拔覀儽仨毦帉憣S霉ぞ邅順?gòu)建和分析記憶。我們必須創(chuàng)建用于計時感知放置和路由的工具。

他繼續(xù)說:”你可能還記得SiByte在宣布一個能夠以2GHz運行的MIPS處理器時引起了轟動。這是使用Micro Magic軟件放置的。西比特是由丹·多伯波爾創(chuàng)立的初創(chuàng)公司。該公司于2000年披露了其網(wǎng)絡(luò)處理器,2000年11月被 Broadcom 以價值超過 20 億美元的股票收購。

實現(xiàn)高時鐘速度的傳統(tǒng)方法之一是在 ALU 中創(chuàng)建細粒度管道,以便完成較小的處理區(qū)塊,每個階段所需的邏輯更少,因此能夠以更高的時鐘頻率執(zhí)行。這也意味著許多指令正在管道中并行執(zhí)行。但是,這種好處伴隨著成本。

桑托羅指出,管道越深,當管道中存在停滯時,處理過程必須被丟棄。這種偶爾但大量浪費的努力會降低能效。此類停滯可能出于各種原因,包括中斷和在緩存中找不到指令或數(shù)據(jù)輸入,需要加載新頁面。

此外,更深層次的管道需要更多的控制邏輯,這也會損害電源效率,并且有一種誘惑,即通過訂單和投機性執(zhí)行來增加復雜度,而這一切最終都需要更多的翻牌和更多的功率。

Santoro 不承認 Micro Magic 設(shè)計有多少管道階段,事實上,這樣的問題往往取決于如何定義處理階段?!八中∮趾唵?。即使在設(shè)計團隊內(nèi)部,人們也爭論它有多少個管道階段。我們的 CoreMarks 可能很高,但我們不是為 CoreMarks 設(shè)計的。他繼續(xù)說:”建筑確實很重要,但工具很重要。

Santoro 解釋說,通過設(shè)計高速接入數(shù)據(jù)路徑,Micro Magic 可以快速完成管道階段,同時保持 ALU 的簡單性,從而提升低功耗。

桑托羅也不會透露設(shè)計成工作芯片的 L1 緩存的大小?!澳憧偸窍胍?,但我們是在傳統(tǒng)大小某處。16k字節(jié)或32k字節(jié)在5GHz下難以運行。這表明4kbyte或8kbyte的 L1 緩存大小。

盡管 Micro Magic 生產(chǎn)的工作芯片是單一內(nèi)核,但 Santoro 承認 IP 的被許可方很可能希望將內(nèi)核部署在四核或八核配置中。他說,Micro Magic設(shè)計可以很容易地去多核實現(xiàn),有一些掛鉤存在,這將有助于這樣的設(shè)計。

當被問及Micro Magic是否會考慮實施完全耗盡的絕緣硅工藝時,桑托羅說:”FDSOI非常有趣。我們的設(shè)計中沒有任何東西可以排除 FDSOI 的使用。

然而,桑托羅指出,該公司選擇了FinFET制造工藝,試圖最大限度地提高該行業(yè)的可用性。FinFET 還提供通往領(lǐng)先制造工藝的明顯途徑 - 現(xiàn)在為 7nm 和 5nm。FDSOI 可能無法歸結(jié)為這樣的幾何形狀。

FinFET 流程和 FDSOI 之間有一些區(qū)別,但我們設(shè)計的工具具有適應性,因此很容易將設(shè)計重新定位到不同的流程。他說。桑托羅確實提出了警告?!叭绻阆肜?FDSOI 的后偏置功能,它確實會更多地參與其中。

Santoro 表示,值得注意的是,10nm 以下的前沿 FinFET 制程的應用往往側(cè)重于兩極功能,適用于應用領(lǐng)域:智能手機和高性能計算。一個是受功耗限制,同時仍然需要顯著的性能。另一個要求高性能,但仍必須追求能效。桑托羅將芯片的性能留給 5GHz 和 1GHz 來為自己說話。

桑托羅在分手時指出,在工具集方面,Micro Magic已經(jīng)擁有三維布局工具超過15年。然而,由于主流EDA供應商不支持3D設(shè)計,它未能像桑托羅想象的那么快。”如果你太超前,你就不被接走,“他渴望地說。

現(xiàn)在,隨著芯片級封裝開始進入主流制造,Micro Magic完全有能力實現(xiàn)這樣的設(shè)計。

業(yè)務選擇

此外,Micro Magic 似乎也是從設(shè)計服務(它已成功執(zhí)行多年但無法很好地擴展的業(yè)務)遷移到更具可擴展性、面向產(chǎn)品的 IP 許可業(yè)務的好去處?;蛘?,它也可以作為 EDA 公司(也是可擴展的商業(yè)模式)繼續(xù)使用工具許可。

作為 EDA 工具供應商的風險是,公司可能會卷入設(shè)計服務。許可核心作為產(chǎn)品也有挑戰(zhàn)。它需要權(quán)力堅持產(chǎn)品計劃,并拒絕要求額外的鐘聲和口哨的核心。屈服于這一點的 IP 供應商也融入了有效的定制設(shè)計。

”我們構(gòu)建了 RISC-V 設(shè)計,以展示我們能做什么,以及我們的工具可以做什么,“Santoro 說?!蔽覀儸F(xiàn)在得到了很多的興趣。計劃是許可出核心,雖然事情已經(jīng)變得更加復雜。如果我們即將被收購,我們不想許可出核心。

鑒于Micro Magic在首次銷售中和2000年由SiByte實現(xiàn)的溢價價值,可以看明桑托羅為什么考慮公司的選擇。
責任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    18927

    瀏覽量

    227228
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2654

    瀏覽量

    172162
  • RISC-V
    +關(guān)注

    關(guān)注

    44

    文章

    2141

    瀏覽量

    45709
收藏 人收藏

    評論

    相關(guān)推薦

    risc-v的發(fā)展歷史

    了基于RISC-V指令集的服務處理器,安謀科技也推出RISC-V MCU等產(chǎn)品。 學術(shù)界與開源社區(qū):
    發(fā)表于 07-29 17:20

    國產(chǎn)RISC-V MCU推薦

    ,CH583搭載32青稞RISC-V處理器WCH RISC-V4A,低功耗兩級流水線,高性能,擁有多檔系統(tǒng)主頻,最低32KHz ,擁有特有
    發(fā)表于 04-17 11:00

    Achronix與Bluespec聯(lián)合宣布推出一款支持Linux的RISC-V處理器

    高性能FPGA芯片和嵌入式FPGA(eFPGA)硅知識產(chǎn)權(quán)(IP)領(lǐng)域的領(lǐng)先企業(yè)Achronix半導體公司,以及RISC-V工具和IP領(lǐng)域的行業(yè)領(lǐng)導者Bluespec有限公司,日前聯(lián)合宣布推出
    的頭像 發(fā)表于 04-15 16:23 ?478次閱讀

    fpga和risc-v處理器的區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和RISC-V處理器在多個方面存在顯著的區(qū)別。
    的頭像 發(fā)表于 03-27 14:21 ?777次閱讀

    RISC-V 基礎(chǔ)學習:RISC-V 基礎(chǔ)介紹

    縮寫 [###] 用于標識處理器寬,取值[32, 64,128],也就是處理器的寄存
    發(fā)表于 03-12 10:25

    Andes晶心科技正式推出AndesCore? AX65全新RISC-V亂序執(zhí)行、超純量、多核處理器

    高效率、低功耗、32/64 RISC-V 處理器核的領(lǐng)先供貨商和 RISC-V 國際協(xié)會創(chuàng)始首席成員Andes晶心科技,宣布全面
    的頭像 發(fā)表于 01-17 13:48 ?968次閱讀

    RISC-V處理器對應什么開發(fā)環(huán)境?

    RISC-V處理器是開源的,那開發(fā)環(huán)境需要廠商自己開發(fā)還是沿用傳統(tǒng)的開發(fā)環(huán)境呢?比如keil
    發(fā)表于 01-13 19:18

    Renesas支持RISC-V架構(gòu)的具體MCU型號是哪個呢?

    瑞薩電子推出圍繞64RISC-V CPU內(nèi)核構(gòu)建的RZ/5個通用微處理器單元(MPU),具體的
    發(fā)表于 01-11 13:03

    Andes晶心科技與WITTENSTEIN合作建構(gòu)RISC-V處理器安全解決方案

    高效能、低功耗32/64RISC-V處理器核心領(lǐng)導供貨商暨RISC-V國際協(xié)會創(chuàng)始首席會員Andes晶心科技(TWSE: 6533)欣然宣
    的頭像 發(fā)表于 12-13 10:10 ?606次閱讀

    瑞薩推出首款基于RISC-V指令集架構(gòu)的處理器內(nèi)核

    嵌入式硬件專家瑞薩電子宣布推出首款基于免費開放的 RISC-V 指令集架構(gòu) (ISA) 的完全自主研發(fā)的處理器內(nèi)核。
    的頭像 發(fā)表于 12-01 17:28 ?1271次閱讀
    瑞薩<b class='flag-5'>推出</b>首款基于<b class='flag-5'>RISC-V</b>指令集架構(gòu)的<b class='flag-5'>處理器</b>內(nèi)核

    開發(fā)出商用的RISC-V處理器還需要哪些開發(fā)工具和環(huán)境?

    開發(fā)出商用的RISC-V處理器還需要哪些開發(fā)工具和環(huán)境? 處理器是軟硬件的交匯點,所以必須有完善的編譯、開發(fā)工具和軟件開發(fā)環(huán)境(IDE),處理器
    發(fā)表于 11-18 06:05

    新思科技重磅發(fā)布全新RISC-V處理器系列擴大ARC IP組合

    新思科技全新3264ARC-V處理器IP建立在其數(shù)十年的處理器開發(fā)經(jīng)驗之上,為設(shè)計者提供更
    的頭像 發(fā)表于 11-10 12:50 ?581次閱讀

    賽昉科技RISC-V架構(gòu)7110

      FET7110-C核心板基于賽昉科技昉·驚鴻7110處理器設(shè)計開發(fā),采用開源RISC-V架構(gòu),主頻1.5GHz,集成4個RISC-V核,
    發(fā)表于 10-30 08:49

    Codasip推出全新高度可配置的RISC-V基準處理器系列

    設(shè)計簡化。該系列的第一個產(chǎn)品是A730,作為一款64RISC-V應用處理器,現(xiàn)已提供給Codasip的早期測試客戶。
    的頭像 發(fā)表于 10-18 10:03 ?564次閱讀

    讀《玄鐵RISC-V處理器入門與實戰(zhàn)》

    是由美國伯克利大學的 Krest 教授及其研究團隊提出的,當時提出的初衷是為了計算機/電子類方向的學生做課程實踐服務的。由于這是伯克利大學研究并流片的第五代RISC架構(gòu)處理器,因此就命名為RISC-V
    發(fā)表于 09-28 11:58