0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Zen4將支持AVX-512等新的指令集

如意 ? 來源:快科技 ? 作者:上方文Q ? 2021-03-02 11:20 ? 次閱讀

AMD即將發(fā)布基于7nm Zen3架構的第三代霄龍7003系列數(shù)據(jù)中心處理器(代號Milan),但是沒想到,第四代的猛料也被抖了出來,而且驚喜還在繼續(xù)。

據(jù)一貫專注硬件的推特博主@ExecutableFix,代號Genoa的四代霄龍將采用臺積電5nm工藝、Zen4架構,最多96核心192線程,支持12通道DDR5-5200內(nèi)存、128條PCIe 5.0通道(雙路對外160條),熱設計功耗最高320W(可上調至400W),接口換成SP5 LGA6096。

今天又有一份關于Zen4核心的曝料出現(xiàn),顯示有超過64個核心,每核心雙線程,支持57位虛擬內(nèi)存尋址(最大容量128TB)、52位物理內(nèi)存尋址(最大容量4TB)。

更驚喜的是,Zen4將會支持AVX-512、Bfloat16等新的指令集!

尤其是AVX-512,也得到了@ExecutableFix的確認。

AVX-512也就是AVX3,也就是“高級矢量擴展”,第一代AVX出現(xiàn)于Sandy Bridge二代酷睿,第二代AVX2誕生于2011年的四代酷睿(Haswell),最新的第三代則發(fā)布于2013年,最早用于至強產(chǎn)品線,目前已經(jīng)下放到Ice Lake 10代酷睿、Tiger Lake 11代酷睿。

AVX、AVX2此前已得到AMD處理器的支持,AVX-512則一直是Intel的“專利”(盡管應用并不多),而接下來的AMD Zen4終于加入AVX-512,Intel無疑將失去已達獨特優(yōu)勢。

當然,Intel說不定到時候已經(jīng)有了第四代AVX-1024,畢竟不太可能讓死對手就這么追上自己。

另外,Bfload16指令集也相當重要,是人工智能、機器學習的一個基礎,Intel Cooper Lake三代可擴展至強和未來的Sapphire Rapids四代可擴展至強都支持。


責編AJX

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19103

    瀏覽量

    228826
  • amd
    amd
    +關注

    關注

    25

    文章

    5421

    瀏覽量

    133816
  • 數(shù)據(jù)中心

    關注

    16

    文章

    4633

    瀏覽量

    71902
收藏 人收藏

    評論

    相關推薦

    RISC-V的指令集位寬的幾點學習心得

    。RISC-V指令集支持不同的位寬,包括但不限于32位和64位。具體來說,RISC-V提供了RV32I、RV64I基礎整數(shù)指令集,分別對應32位和64位的整數(shù)運算。此外,RISC-V
    發(fā)表于 10-31 22:05

    簡述微處理器的指令集架構

    微處理器的指令集架構(Instruction Set Architecture,ISA)是計算機體系結構中的核心組成部分,它定義了計算機能夠執(zhí)行的指令集合、數(shù)據(jù)類型、寄存器、內(nèi)存訪問方式,是連接
    的頭像 發(fā)表于 10-05 14:59 ?262次閱讀

    RISC-V和arm指令集的對比分析

    執(zhí)行效率。它采用了一種基于Load/Store結構的三地址指令格式,數(shù)據(jù)傳輸指令與算術邏輯指令分離,減少了指令的復雜度。RISC-V的
    發(fā)表于 09-28 11:05

    RISC-V指令集的特點總結

    實現(xiàn)的復雜性,提高處理器的執(zhí)行效率和易于優(yōu)化。 模塊化 定義:RISC-V 指令集支持模塊化擴展,允許開發(fā)者根據(jù)具體應用需求添加或定制特定的指令模塊。 優(yōu)勢:模塊化設計使得 RISC-V 可以靈活適應
    發(fā)表于 08-30 22:05

    RISCV的主流指令集有哪些?

    如題,就像X86中指令集有MMX,SSE,SSE2,就像ARM指令集有ARM和Thumb,但是總是感覺RISCV特別亂,可能是廠商比較多的緣故吧,我知道的有WCH的青稞RISC-V
    發(fā)表于 08-29 13:49

    復雜指令集和精簡指令集有什么區(qū)別

    的兩種主要指令集架構,它們在多個方面存在顯著的差異。以下是對這兩種指令集架構的詳細比較,涵蓋設計理念、指令復雜性、尋址方式、實現(xiàn)方式、性能特點、應用場景以及未來發(fā)展多個方面。
    的頭像 發(fā)表于 08-22 11:00 ?2454次閱讀

    微處理器的指令集架構介紹

    和執(zhí)行。指令集架構不僅影響微處理器的性能,還決定了其兼容性、可編程性和應用場景。以下是對微處理器指令集架構的詳細探討,內(nèi)容圍繞其定義、主要類型、設計原則、應用場景及未來發(fā)展等方面展開。
    的頭像 發(fā)表于 08-22 10:53 ?853次閱讀

    AMD推出Zen5架構CPU,效能比Zen4快40%

    AMDZen 5 CPU架構采用了臺積電的3納米制程。雖然目前關于Zen 5 CPU的細節(jié)尚不清楚,但預計提高性能效率,內(nèi)建人工智能和機器學習優(yōu)化,并重新管道化前端。據(jù)報道,單核心
    的頭像 發(fā)表于 08-08 14:25 ?442次閱讀

    CISC(復雜指令集)與RISC(精簡指令集)的區(qū)別  

    Instruction Set Computers,復雜指令集計算)和RISC(Reduced Instruction Set Computers)是兩大類 主流的CPU指令集類型,其中CISC以Intel,
    發(fā)表于 07-30 17:21

    RISC-V基礎整數(shù)指令集

    。 ARM-32指令集12位的立即字段不僅僅是一個常量,而是一個函數(shù)的輸入,此函數(shù)根據(jù)12位立即數(shù)的輸入來產(chǎn)生一個常量:8位被零擴展到全寬度,然后被循環(huán)右移。右移的位數(shù)是12位立即數(shù)中剩余4位的值乘2
    發(fā)表于 07-27 22:25

    RISC-V開源指令集全面指南與解析

    它應該是穩(wěn)定的,基礎的指令集架構不應該改變。更重要的是,它不能像以前的專有指令集架構一樣被棄用,例如AMD Am29000、Digital Alpha、Digital VAX、Hewlett
    的頭像 發(fā)表于 03-13 09:41 ?659次閱讀
    RISC-V開源<b class='flag-5'>指令集</b>全面指南與解析

    什么是RISC-V?RISC-V指令集的優(yōu)勢

    CPU 支持的所有指令指令的字節(jié)級編碼就是這個 CPU 的指令集架構(Instruction Set Architecture,ISA),指令集
    發(fā)表于 03-05 10:31 ?688次閱讀
    什么是RISC-V?RISC-V<b class='flag-5'>指令集</b>的優(yōu)勢

    【RISC-V開放架構設計之道|閱讀體驗】匯編語言和擴展指令集

    【RISC-V開放架構設計之道|閱讀體驗】匯編語言和擴展指令集 匯編語言 C語言翻譯成可執(zhí)行的機器語言的重要步驟包括編譯過程,匯編過程,鏈接過程。 函數(shù)調用約定過程分為六個階段: 1)參數(shù)存放
    發(fā)表于 02-03 13:29

    翼輝信息已正式加入對申威SW64自主指令集架構的支持

    近日,翼輝信息發(fā)布了最新的 SylixOS V3.4.0 操作系統(tǒng)。在 SylixOS V3.4.0 中,已正式加入了對申威 SW64 自主指令集架構的支持。
    的頭像 發(fā)表于 12-28 11:45 ?3612次閱讀
    翼輝信息已正式加入對申威SW64自主<b class='flag-5'>指令集</b>架構的<b class='flag-5'>支持</b>

    現(xiàn)代處理器的主要指令集架構

    ? ?現(xiàn)代處理器的主要指令集架構(ISA)包括:x86指令集架構、RISC指令集架構。
    的頭像 發(fā)表于 12-11 09:55 ?4174次閱讀
    現(xiàn)代處理器的主要<b class='flag-5'>指令集</b>架構