我們?cè)摗按小边€是“并行”？

關(guān)于提高工作效率的話題，已經(jīng)有過(guò)很多種觀點(diǎn)了。其實(shí)對(duì)于我們工程師而言，好幾個(gè)項(xiàng)目同時(shí)開展的情況時(shí)有發(fā)生，我們究竟是該“串行”還是“并行”呢？對(duì)于“高速信號(hào)”的傳輸而言，它為了提高工作效率，又會(huì)選擇“串行”還是“并行”呢？

在討論這個(gè)問(wèn)題之前，我們先來(lái)了解下什么是串行總線，什么是并行總線?

對(duì)于串行總線，并行總線，從字面意義你就知道個(gè)大概了。串行就是數(shù)據(jù)是一位一位的發(fā)送，并行就是數(shù)據(jù)一組一組的發(fā)送。如下圖所示：

并行運(yùn)輸

串行運(yùn)輸

并行傳輸最好的例子就是存儲(chǔ)芯片DDR，它是有一組數(shù)據(jù)線D0—D7，加DQS,DQM，這一組線是一起傳輸?shù)?，無(wú)論哪位產(chǎn)生錯(cuò)誤，數(shù)據(jù)都不會(huì)正確的傳送過(guò)去，只有重新傳輸。所以數(shù)據(jù)線每根線要等長(zhǎng)，必須得繞幾下才行。

除了DDR以外，常見的并行接口還有：

PCI

RGMII

GMII

并行數(shù)據(jù)是一組數(shù)據(jù)其中一位不對(duì)，整組數(shù)據(jù)都不行。相對(duì)于并行數(shù)據(jù)來(lái)說(shuō)，串行數(shù)據(jù)則是一位一位的傳，位與位之間是沒有聯(lián)系的。不會(huì)因?yàn)檫@位有錯(cuò)誤，使下一位不能傳輸。

高速仿真可以讓設(shè)計(jì)人員大致了解系統(tǒng)性能預(yù)測(cè)，使他們?cè)趯⑸婕敖桓逗馁Y巨大的電路板生產(chǎn)之前更容易做出正確決定以達(dá)到設(shè)計(jì)目標(biāo)。

HyperLynx SerDes 提供了強(qiáng)大的集成了通道、眼圖等標(biāo)準(zhǔn)化模板，并向?qū)降闹敢?a target="_blank">參數(shù)的設(shè)定，最終得到完整的報(bào)告進(jìn)行參考，極大地減少了PCB 的設(shè)計(jì)和調(diào)試周期。廣泛的布線前、假設(shè)分析仿真可用于定義將會(huì)實(shí)施到 PCB Layout 流程的 PCB Layout 和布線約束。自動(dòng)布線后仿真會(huì)從 PCB 數(shù)據(jù)庫(kù)中提取“布線”電路拓?fù)?，以?zhí)行綜合的全接口分析，然后再將 PCB 送去制造生產(chǎn)。

原文標(biāo)題：“串行”傳輸一定會(huì)取代“并行”傳輸？

文章出處：【微信公眾號(hào)：EDA365】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq