0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

智能跟蹤SoC驗(yàn)證進(jìn)度的方法

VIBT_dputech ? 來(lái)源:大普微 ? 作者:大普微 ? 2021-03-28 10:52 ? 次閱讀

隨著芯片技術(shù)的不斷發(fā)展,特別是芯片工藝水平的提升,芯片規(guī)模越來(lái)越大,這也為芯片邏輯功能驗(yàn)證帶來(lái)了很大的挑戰(zhàn)。如何保證產(chǎn)品上市時(shí)間(TimetoMarket),快速完成功能驗(yàn)證和達(dá)成較高的覆蓋率,已成為驗(yàn)證進(jìn)程管理的棘手問(wèn)題。本文主要跟小伙伴們聊一聊智能跟蹤SoC驗(yàn)證進(jìn)度的方法。

EDA工具兩大巨頭Synopsys和Cadence都有自己的驗(yàn)證計(jì)劃工具,分別是Synopsys公司的VerificationPlanner和Cadence的vmanager,兩者各有千秋。今天我們主要針對(duì)的是Synopsys的層次化驗(yàn)證計(jì)劃工具。該工具采用自定義的描述語(yǔ)言HVP(Hierarchical Verification Plan),層次化地描述驗(yàn)證計(jì)劃,并在驗(yàn)證計(jì)劃的實(shí)施過(guò)程中,通過(guò)測(cè)試數(shù)據(jù)結(jié)果,反標(biāo)回驗(yàn)證計(jì)劃,根據(jù)產(chǎn)生相應(yīng)的狀態(tài)報(bào)告,可以有效地追蹤驗(yàn)證的整個(gè)進(jìn)程。其基本流程如圖1所示。

3efeea52-8eb9-11eb-8b86-12bb97331649.png

圖1:HVP基本流程

該流程需要驗(yàn)證人員首先編寫(xiě)驗(yàn)證計(jì)劃,驗(yàn)證計(jì)劃通常需要Synopsys提供的另一種工具Verdi或DVE編輯HVP文件,或者直接采用office工具Excel編輯XML格式文件。在項(xiàng)目驗(yàn)證計(jì)劃中會(huì)包含測(cè)試計(jì)劃、功能覆蓋率計(jì)劃、斷言覆蓋計(jì)劃、代碼覆蓋率計(jì)劃等等。下面將介紹HVP是如何編寫(xiě)來(lái)映射我們上述提到的各種計(jì)劃的。

驗(yàn)證計(jì)劃有自己的.hvp格式,如圖2 HVP描述示例。該文件可以比較容易的通過(guò)Verdi生成模板。

3f508cfe-8eb9-11eb-8b86-12bb97331649.png

圖2:HVP描述示例

當(dāng)然,如果你比較鐘愛(ài)Excel,那么可以用命令將hvp計(jì)劃文件轉(zhuǎn)換成XML格式:

hvpgenxls–planmy_plan.hvp –lca

這樣就可以用Excel打開(kāi)生成的如my_plan.hvp.xml文件了,如圖3所示。

3fb2c6d0-8eb9-11eb-8b86-12bb97331649.png

圖3:ExcelXML格式驗(yàn)證計(jì)劃

從圖3中可以看出,測(cè)試項(xiàng)填在feature列,分層計(jì)劃一方面就體現(xiàn)在feature是分級(jí)的,C列feature為B列的子feature。另一方面體現(xiàn)在plan可以include子plan,如圖4中include列即為myplan包含了cache_plan。帶有value關(guān)鍵字列表示測(cè)試項(xiàng)完成度情況,而帶有measure關(guān)鍵字列則表示對(duì)應(yīng)測(cè)試項(xiàng)如何衡量,也即我們所提的如代碼覆蓋率,功能覆蓋率,斷言覆蓋率了。如圖5中“measure snps.source”列中,group關(guān)鍵字表征功能覆蓋率,property關(guān)鍵字表征斷言覆蓋率,tree關(guān)鍵字則表征代碼覆蓋率。

4014d5dc-8eb9-11eb-8b86-12bb97331649.png

圖4:包含子plan示例

409408a2-8eb9-11eb-8b86-12bb97331649.png

圖5:包含代碼代碼覆蓋率、功能覆蓋率和斷言覆蓋率的plan示例

好了,我們的驗(yàn)證計(jì)劃完成了,下一步就要開(kāi)發(fā)測(cè)試用例并作回歸測(cè)試。所有測(cè)試用例運(yùn)行完成后,仿真工具VCS會(huì)收集這些覆蓋率并輸出數(shù)據(jù)庫(kù)。此外,當(dāng)然我們也希望會(huì)收集測(cè)試用例是pass還是fail的信息,作為反標(biāo)信息的用戶自定義輸入信息。有了這些數(shù)據(jù),通過(guò)反標(biāo)工具就可以看到驗(yàn)證報(bào)告了,運(yùn)行如下命令:

hvpannotate –plan my_plan.hvp.xml –dir *.vdb –userdata *.hud

可以得到my_plan.hvp.ann.xml文件,類(lèi)似如圖6所有的形式。

4125b0f4-8eb9-11eb-8b86-12bb97331649.png

圖6:反標(biāo)后的hvp計(jì)劃示例

寫(xiě)到這里,我們的驗(yàn)證工程師們確實(shí)被這種可視化的、自動(dòng)化的驗(yàn)證計(jì)劃管理驚艷到了。整個(gè)驗(yàn)證跟蹤過(guò)程被自動(dòng)化,既保證了跟蹤的準(zhǔn)確性,也避免了工程繁瑣的管理和手工勞動(dòng)。重要的一點(diǎn)是,老大再問(wèn)起驗(yàn)得咋樣了,我們就可以以數(shù)據(jù)說(shuō)話:“老大,就一個(gè)功能覆蓋點(diǎn)沒(méi)覆蓋到了,你看。”領(lǐng)導(dǎo)滿意的點(diǎn)點(diǎn)頭:“嗯,小伙子不錯(cuò),年輕有為!”

但是,我們的工程師們也注意到了,填寫(xiě)功能覆蓋率計(jì)劃的時(shí)候,要從我們測(cè)試平臺(tái)中找出covergroup或coverpoint的層次路徑,如圖5中的group instance和group bin。這個(gè)可麻煩了,有沒(méi)有好的方法不去寫(xiě)層次路徑,只寫(xiě)coveragegroup和coverpoint名呢?這個(gè)難不倒我們的技術(shù)牛們,他們創(chuàng)造了一個(gè)新的HVP流程,如圖7所示。一個(gè)新的HVP模板如圖8所示,讓驗(yàn)證人員只需要填寫(xiě)class.covergroup[.coverpoint[.bin]]這樣格式的命名來(lái)表征當(dāng)前feature或子feature由哪個(gè)covergroup和coverpoint覆蓋測(cè)試,然后運(yùn)行我們開(kāi)發(fā)的工具xhvp,可以輸出最終的hvp文件和用Systemverilog語(yǔ)言描述的function coverage類(lèi)聲明文件了。通過(guò)上述的步驟,我們的技術(shù)牛把function coverage的代碼都生成好了,對(duì)驗(yàn)證人員真是無(wú)比的體貼,大大減輕驗(yàn)證人員的負(fù)擔(dān)。當(dāng)然也大大提高驗(yàn)證評(píng)審的效率,從而加快項(xiàng)目驗(yàn)證進(jìn)度。

41b33c3a-8eb9-11eb-8b86-12bb97331649.png

圖7:新的HVP流程

4222b650-8eb9-11eb-8b86-12bb97331649.png

圖8:HVP模板計(jì)劃頁(yè)示例

至此,這套大殺器介紹完了,它在我們的DPU600芯片驗(yàn)證中已經(jīng)被完美地使用。作為DapuStor業(yè)內(nèi)首創(chuàng)的智能存儲(chǔ)SoC芯片,基于最新的12nm FinFET工藝,即有業(yè)內(nèi)領(lǐng)先性能的SSD主控功能,還集成了可計(jì)算存儲(chǔ),機(jī)器學(xué)習(xí)等高大上的特性,同時(shí)還擁有強(qiáng)大的功耗管理,晶體管數(shù)接近億級(jí),這么多強(qiáng)大的功能,其驗(yàn)證復(fù)雜度可想而知,得益于我們的HVP流程, DPU600芯片的邏輯驗(yàn)證順利完成,而且一次流片量產(chǎn)成功,基于DPU600產(chǎn)品也即將面世,敬請(qǐng)期待哦!

原文標(biāo)題:芯片驗(yàn)證管理,也能自動(dòng)跟蹤!

文章出處:【微信公眾號(hào):大普微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    450

    文章

    49637

    瀏覽量

    417237
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2654

    瀏覽量

    172185

原文標(biāo)題:芯片驗(yàn)證管理,也能自動(dòng)跟蹤!

文章出處:【微信號(hào):dputech,微信公眾號(hào):DapuStor】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    避免智能手機(jī)應(yīng)用 SOC 跳變的 TI 監(jiān)測(cè)計(jì)方法應(yīng)用說(shuō)明

    電子發(fā)燒友網(wǎng)站提供《避免智能手機(jī)應(yīng)用 SOC 跳變的 TI 監(jiān)測(cè)計(jì)方法應(yīng)用說(shuō)明.pdf》資料免費(fèi)下載
    發(fā)表于 09-12 10:49 ?0次下載
    避免<b class='flag-5'>智能</b>手機(jī)應(yīng)用 <b class='flag-5'>SOC</b> 跳變的 TI 監(jiān)測(cè)計(jì)<b class='flag-5'>方法</b>應(yīng)用說(shuō)明

    光學(xué)跟蹤器接口連接方法有哪些

    光學(xué)跟蹤器是一種用于測(cè)量和跟蹤物體位置和運(yùn)動(dòng)的設(shè)備,廣泛應(yīng)用于航空航天、軍事、機(jī)器人、虛擬現(xiàn)實(shí)等領(lǐng)域。光學(xué)跟蹤器接口連接方法是指將光學(xué)跟蹤
    的頭像 發(fā)表于 08-29 18:26 ?469次閱讀

    機(jī)器學(xué)習(xí)中的交叉驗(yàn)證方法

    在機(jī)器學(xué)習(xí)中,交叉驗(yàn)證(Cross-Validation)是一種重要的評(píng)估方法,它通過(guò)將數(shù)據(jù)集分割成多個(gè)部分來(lái)評(píng)估模型的性能,從而避免過(guò)擬合或欠擬合問(wèn)題,并幫助選擇最優(yōu)的超參數(shù)。本文將詳細(xì)探討幾種
    的頭像 發(fā)表于 07-10 16:08 ?364次閱讀

    Silicon Labs藍(lán)牙SoC BG27榮獲2024年資產(chǎn)跟蹤產(chǎn)品獎(jiǎng)

    Silicon Labs(亦稱“芯科科技”)的BG27藍(lán)牙SoC近期榮獲IoT Evolution World網(wǎng)站舉辦的2024年資產(chǎn)跟蹤產(chǎn)品獎(jiǎng)(2024 IoT Evolution Asset
    的頭像 發(fā)表于 06-18 16:38 ?443次閱讀

    大規(guī)模 SoC 原型驗(yàn)證面臨哪些技術(shù)挑戰(zhàn)?

    引言隨著電子設(shè)計(jì)自動(dòng)化(EDA)驗(yàn)證工具的重要性日益增加,開(kāi)發(fā)者們開(kāi)始尋求減少流片成本和縮短開(kāi)發(fā)周期的方法。其中,使用可編程邏輯芯片(FPGA)來(lái)構(gòu)建有效的驗(yàn)證流程成為一種流行的解決方案,這種
    的頭像 發(fā)表于 06-06 08:23 ?958次閱讀
    大規(guī)模 <b class='flag-5'>SoC</b> 原型<b class='flag-5'>驗(yàn)證</b>面臨哪些技術(shù)挑戰(zhàn)?

    SOC的多種計(jì)算方法

    SOC的多種計(jì)算方法
    的頭像 發(fā)表于 06-05 09:34 ?1480次閱讀
    【<b class='flag-5'>SOC</b>的多種計(jì)算<b class='flag-5'>方法</b>】

    【AWTK使用經(jīng)驗(yàn)】如何設(shè)計(jì)立體電池進(jìn)度條?

    AWTK是基于C語(yǔ)言開(kāi)發(fā)的跨平臺(tái)GUI框架?!禔WTK使用經(jīng)驗(yàn)》系列文章將介紹開(kāi)發(fā)AWTK過(guò)程中一些常見(jiàn)問(wèn)題與解決方案,例如:如何加載外部資源?如何設(shè)計(jì)自定義進(jìn)度條?這些都會(huì)在系列文章進(jìn)行解答
    的頭像 發(fā)表于 04-18 08:25 ?329次閱讀
    【AWTK使用經(jīng)驗(yàn)】如何設(shè)計(jì)立體電池<b class='flag-5'>進(jìn)度</b>條?

    北京清微智能科技有限公司發(fā)布IC驗(yàn)證方法,實(shí)現(xiàn)雙DUT驗(yàn)證

    清微智能在本周宣布新型專(zhuān)利“一種IC驗(yàn)證中實(shí)現(xiàn)雙DUT驗(yàn)證方法”已于今年3月獲批。該項(xiàng)專(zhuān)利內(nèi)容由該集團(tuán)獨(dú)立研究,申請(qǐng)日期優(yōu)先于2024年3月26日。
    的頭像 發(fā)表于 04-08 10:07 ?418次閱讀
    北京清微<b class='flag-5'>智能</b>科技有限公司發(fā)布IC<b class='flag-5'>驗(yàn)證</b>新<b class='flag-5'>方法</b>,實(shí)現(xiàn)雙DUT<b class='flag-5'>驗(yàn)證</b>

    Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南

    電子發(fā)燒友網(wǎng)站提供《Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:48 ?0次下載
    Versal自適應(yīng)<b class='flag-5'>SoC</b>系統(tǒng)集成和 確認(rèn)<b class='flag-5'>方法</b>指南

    UVVM(通用 VHDL 驗(yàn)證方法

    UVVM(通用 VHDL 驗(yàn)證方法) 簡(jiǎn)介? UVVM(通用 VHDL 驗(yàn)證方法)是一種免費(fèi)的開(kāi)源方法和庫(kù),用于開(kāi)發(fā)非常結(jié)構(gòu)化的基于 VHD
    發(fā)表于 01-02 12:59

    開(kāi)源VHDL驗(yàn)證方法 (OSVVM)

    電子發(fā)燒友網(wǎng)站提供《開(kāi)源VHDL驗(yàn)證方法 (OSVVM).docx》資料免費(fèi)下載
    發(fā)表于 12-26 09:57 ?0次下載

    焊縫跟蹤未來(lái):人工智能與機(jī)器學(xué)習(xí)的影響

    隨著科技的不斷進(jìn)步,焊接行業(yè)也在迎來(lái)一場(chǎng)革命性的變革。焊縫跟蹤技術(shù),作為焊接領(lǐng)域的關(guān)鍵創(chuàng)新之一,正在經(jīng)歷著人工智能和機(jī)器學(xué)習(xí)的引領(lǐng)下迎來(lái)更加智能、高效的發(fā)展。本文將深入探討焊縫跟蹤技術(shù)
    的頭像 發(fā)表于 12-12 11:51 ?375次閱讀

    創(chuàng)想激光焊縫跟蹤器在川崎機(jī)器人智能焊接的應(yīng)用方案

    焊接領(lǐng)域在工業(yè)4.0下日益變革,傳統(tǒng)的焊接方法已經(jīng)無(wú)法滿足現(xiàn)代制造業(yè)對(duì)精度、質(zhì)量和效率的要求。激光焊縫跟蹤技術(shù)在現(xiàn)代焊接領(lǐng)域中發(fā)揮著越來(lái)越重要的作用,為自動(dòng)化焊接系統(tǒng)提供了精確的焊縫跟蹤和控制。采用
    的頭像 發(fā)表于 10-27 17:33 ?466次閱讀
    創(chuàng)想激光焊縫<b class='flag-5'>跟蹤</b>器在川崎機(jī)器人<b class='flag-5'>智能</b>焊接的應(yīng)用方案

    Tqdm:超方便的迭代進(jìn)度

    Tqdm 是一個(gè)智能進(jìn)度表。它能夠顯示所有可迭代對(duì)象當(dāng)前執(zhí)行的進(jìn)度。 你只需要用 tqdm 對(duì)可迭代對(duì)象進(jìn)行封裝后再遍歷即可實(shí)現(xiàn)進(jìn)度條功能,比如說(shuō): from tqdm import tqdm
    的頭像 發(fā)表于 10-21 10:16 ?462次閱讀

    SoC芯片上的寄存器設(shè)計(jì)與驗(yàn)證

    就像芯片本身一樣,SoC上的CSR設(shè)計(jì)也沿用了層級(jí)設(shè)計(jì)的方法。從最底層往上,寄存器可以被分為以下幾個(gè)層級(jí)。
    的頭像 發(fā)表于 10-20 10:39 ?1155次閱讀
    <b class='flag-5'>SoC</b>芯片上的寄存器設(shè)計(jì)與<b class='flag-5'>驗(yàn)證</b>