前言:
都知道FPGA的啟動方式有很多種,比如JTAG、SPI,BPI,SeletMAP,Serial等等吧,又分為主從即Master和Slave(時鐘由FPGA的管腳發(fā)出,專用的CCLK信號為主,否則為從,有的配置有輔助時鐘EMCCLK,它由外部的晶振提供,從FPGA的EMCCLK輸入,經(jīng)過專用的邏輯,再從CCLK管腳輸出給想用的器件,),那么問題來了,配置失敗怎么辦呢??????????????看DONE管腳呀,你已經(jīng)失敗了 ,一般情況下DONE管腳是低電平,另尋途徑了 只有。。。。。。
只有一個辦法,廠家已經(jīng)給你想好了 看狀態(tài)寄存器(相應(yīng)手冊的),它可以很快的輔助你找到配置失敗的原因,不管你是哪個系列的或者使用的是ISE也好,Vivado也罷,Xilinx FPGA的狀態(tài)字,在它的所有系列器件當中,關(guān)于狀態(tài)位的定義基本保持一直,但是也有一些細微的差別,建議看相應(yīng)系列的數(shù)據(jù)手冊,比如我所要調(diào)試的時V-7,我查看Ug470
每一位的解釋已經(jīng)很清楚了 ,那么我們怎么讀出這些狀態(tài)字呢,首先我們拿出一塊FPGA,連接好下載線和板子,板子上電,打開JTAG,Hardware Manager 窗口顯示如下:
將鼠標選中1(我們的器件),擦看2處,點擊3處,查看4處,我們來展開配置狀態(tài)的寄存器,同時對照上面的對每一位的解釋大概說一下把,
只有BIT02 PLL_LOCK, BIT03 DCI_MATCH, BIT11 INIT_B_INTERNAL, BIT12 INIT_B_PIN(即初始化狀態(tài)和時鐘及DCI部分)的值必須是1;
BIT08-10 MODE PINS(配置模式),BIT21 SECURITY_STATUS, BIT25-26 BUS_WIDTH,BIT28 PUDC_B根據(jù)FPGA和板子具體的設(shè)定,可以為1或者0,其他都必須是0。
這樣大概就能夠判斷你的板子的狀態(tài)了,如果出現(xiàn)其他的值,那么可以能你的配置電路出現(xiàn)了問題,還有其他的出現(xiàn)的比較典型的值,下次再給大家討論吧。
編輯:lyn
-
FPGA
+關(guān)注
關(guān)注
1620文章
21510瀏覽量
598914 -
Vivado
+關(guān)注
關(guān)注
19文章
797瀏覽量
65854 -
狀態(tài)寄存器
+關(guān)注
關(guān)注
0文章
38瀏覽量
7049
發(fā)布評論請先 登錄
相關(guān)推薦
評論