0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

關于FPGA中Sobel的簡介與實現(xiàn)

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2021-04-07 11:42 ? 次閱讀

一。 Sobel簡介

一句話可以概況為,分別求水平與豎直梯度,然后求平方和再開方(近似的話就直接求絕對值之和),最后與設定的閾值進行比較,大于的話就賦值為0,小于的話就賦值為255

x方向梯度dx的求法:3*3的圖像矩陣與下面的矩陣在對應位置相乘然后相加

9c1adcec-92eb-11eb-8b86-12bb97331649.png

y方向梯度dy的求法:同上

9c661eb4-92eb-11eb-8b86-12bb97331649.png

二。 代碼實現(xiàn)

這里采用近似計算G = |dx| + |dy|,正負號分開計算,然后用大的數(shù)減去小的數(shù)

reg[10:0] Sobel_px ,Sobel_nx;reg[10:0] Sobel_py ,Sobel_ny;

wire[10:0] Sobel_x;wire[10:0] Sobel_y;

wire[7:0] Sobel_data;

//x方向的梯度assign Sobel_x = (Sobel_px 》 Sobel_nx) ? (Sobel_px - Sobel_nx) : (Sobel_nx - Sobel_px);//y方向的梯度assign Sobel_y = (Sobel_py 》 Sobel_ny) ? (Sobel_py - Sobel_ny) : (Sobel_ny - Sobel_py);assign Sobel_data = (Sobel_x + Sobel_y 》 ‘d135) ? ’d0 : ‘d255;

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_px 《= ‘d0; Sobel_nx 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_nx 《= data_line_11 + data_line_21 + data_line_21 + data_line_31; Sobel_px 《= data_line_13 + data_line_23 + data_line_23 + data_line_33; end else begin Sobel_nx 《= ’d0; Sobel_px 《= ‘d0; endend

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_py 《= ‘d0; Sobel_ny 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_py 《= data_line_11 + data_line_12 + data_line_12 + data_line_13; Sobel_ny 《= data_line_31 + data_line_32 + data_line_32+ data_line_33; end else begin Sobel_ny 《= ’d0; Sobel_py 《= ‘d0; endend
編輯:lyn

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1625

    文章

    21620

    瀏覽量

    601239
  • sobel
    +關注

    關注

    0

    文章

    12

    瀏覽量

    7890

原文標題:FPGA實現(xiàn)Sobel邊緣檢測

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    基于 DSP5509 進行數(shù)字圖像處理 Sobel 算子邊緣檢測的硬件連接電路圖

    以下是基于 DSP5509 進行數(shù)字圖像處理 Sobel 算子邊緣檢測的硬件設計方案: 一、總體架構 圖像采集:使用合適的圖像傳感器,如 CMOS 傳感器,通過相應的接口(如 SPI、I2C 等
    發(fā)表于 09-25 15:25

    如何在FPGA實現(xiàn)按鍵消抖

    FPGA(現(xiàn)場可編程門陣列)實現(xiàn)按鍵消抖是一個重要的設計環(huán)節(jié),特別是在處理用戶輸入時,由于物理按鍵的機械特性和電氣特性,按鍵在按下和釋放的瞬間會產生抖動現(xiàn)象,這種抖動可能導致系統(tǒng)錯誤地識別為多次
    的頭像 發(fā)表于 08-19 18:15 ?1262次閱讀

    優(yōu)化 FPGA HLS 設計

    減少錯誤并更容易調試。然而,經常出現(xiàn)的問題是性能權衡。在高度復雜的 FPGA 設計實現(xiàn)高性能需要手動優(yōu)化 RTL 代碼,而這對于HLS開發(fā)環(huán)境生成的 RTL 代碼來說是不可能的。然而,存在一些解決方案
    發(fā)表于 08-16 19:56

    如何在FPGA實現(xiàn)隨機數(shù)發(fā)生器

    分享如何在Xilinx Breadboardable Spartan-7 FPGA, CMOD S7實現(xiàn)4位偽隨機數(shù)發(fā)生器(PRNGs)。
    的頭像 發(fā)表于 08-06 11:20 ?548次閱讀
    如何在<b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>實現(xiàn)</b>隨機數(shù)發(fā)生器

    如何在FPGA實現(xiàn)狀態(tài)機

    FPGA(現(xiàn)場可編程門陣列)實現(xiàn)狀態(tài)機是一種常見的做法,用于控制復雜的數(shù)字系統(tǒng)行為。狀態(tài)機能夠根據(jù)當前的輸入和系統(tǒng)狀態(tài),決定下一步的動作和新的狀態(tài)。這里,我們將詳細探討如何在FPGA
    的頭像 發(fā)表于 07-18 15:57 ?429次閱讀

    FPGA設計經驗之圖像處理

    系列:基于 FPGA 的圖像邊緣檢測系統(tǒng)設計(sobel算法) FPGA設計 Verilog HDL實現(xiàn)基本的圖像濾波處理仿真 需
    發(fā)表于 06-12 16:26

    基于FPGA的實時邊緣檢測系統(tǒng)設計,Sobel圖像邊緣檢測,FPGA圖像處理

    運行時, FPGA 并行運算平臺首先完成對攝像頭的初始化和寄存器配置,配置完成之后讀取實時的圖像數(shù)據(jù)存入 SDRAM 存儲器,在 FPGA 芯片內部并行實現(xiàn)圖像處理算法,對從 SDR
    發(fā)表于 05-24 07:45

    算法系列:基于 FPGA 的圖像邊緣檢測系統(tǒng)設計(sobel算法)

    post_y_data_r<=16\'hffff; end 六、圖片的顯示 本來是想用 VGA 來顯示圖片的,由于條件的限制沒能實現(xiàn),最終只能將處理完的數(shù)據(jù)輸出保存在 .txt 文件,然后借助網頁進行
    發(fā)表于 03-26 16:40

    請問MCSDK關于過流保護的設置是怎么實現(xiàn)的呢?

    在ihm07m1電機功率板上,沒有找到關于過流保護觸發(fā)定時器BKIN的硬件電路??? 請問MCSDK關于過流保護的設置是怎么實現(xiàn)的呢?
    發(fā)表于 03-22 08:21

    FPGA實現(xiàn)原理

    FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)是一種特殊的集成電路,其內部結構由大量的可配置邏輯塊和互連線組成。FPGA可以通過編程來實現(xiàn)各種數(shù)字系統(tǒng)功能
    發(fā)表于 01-26 10:03

    關于FPGA的開源項目介紹

    Hello,大家好,之前給大家分享了大約一百多個關于FPGA的開源項目,涉及PCIe、網絡、RISC-V、視頻編碼等等,這次給大家?guī)淼氖遣豢菰锏膴蕵讽椖浚饕蚶系挠螒騼群耸褂?b class='flag-5'>FPGA進行硬解,涉及的內核數(shù)不勝數(shù),主要目標是
    的頭像 發(fā)表于 01-10 10:54 ?1312次閱讀
    <b class='flag-5'>關于</b><b class='flag-5'>FPGA</b>的開源項目介紹

    IIC總線的FPGA實現(xiàn)說明

    DE2_TV,有關于寄存器的配置的部分,采用的方法是通過IIC的功能,這里對IIC總線的FPGA實現(xiàn)做個說明。
    的頭像 發(fā)表于 01-05 10:16 ?985次閱讀
    IIC總線的<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>說明

    如何能夠實現(xiàn)通用FPGA問題?

    FPGA 是一種偽通用計算加速器,與 GPGPU(通用 GPU)類似,FPGA 可以很好地卸載特定類型的計算。從編程角度上講,FPGA 比 CPU 更難,但從工作負載角度上講 FPGA
    發(fā)表于 12-29 10:29 ?402次閱讀

    國產FPGA簡介

    電子、AI、數(shù)據(jù)中心。 安路科技(上海) 核心技術:全流程TD軟件系統(tǒng) 主要產品:高端PHOENIX(鳳凰)、端EAGLE(獵鷹)、低端ELF(精靈)系列FPGA。 應用方案:LED顯示屏、工業(yè)自動化
    發(fā)表于 11-20 16:20

    使用Vivado高層次綜合(HLS)進行FPGA設計的簡介

    電子發(fā)燒友網站提供《使用Vivado高層次綜合(HLS)進行FPGA設計的簡介.pdf》資料免費下載
    發(fā)表于 11-16 09:33 ?0次下載
    使用Vivado高層次綜合(HLS)進行<b class='flag-5'>FPGA</b>設計的<b class='flag-5'>簡介</b>