0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA Cyclone EP1C20實(shí)現(xiàn)CT機(jī)掃描控制系統(tǒng)的應(yīng)用方案

電子設(shè)計(jì) ? 來(lái)源:微計(jì)算機(jī)信息 ? 作者:劉宇飛;郭宏 ? 2021-04-14 14:10 ? 次閱讀

1 引言

近年來(lái),可編程邏輯器件的發(fā)展,使得SOPC (System On A Programmable Chip,可編程片上系統(tǒng))成為可能, 即在一塊可編程芯片上實(shí)現(xiàn)整個(gè)系統(tǒng)。NiosAltera公司開(kāi)發(fā)的可用于SOPC設(shè)計(jì)的處理器軟核?;贜ios軟核的SOPC系統(tǒng),其最大特點(diǎn)就是靈活,可以根據(jù)自己的需要靈活改變Nios的外圍設(shè)備,使得硬件利用效率達(dá)到最高,同時(shí)它具有ISP(In System Programmable,在系統(tǒng)編程)的功能,可裁減,可擴(kuò)充,可升級(jí)。本文充分利用了Nios系統(tǒng)靈活定制的優(yōu)點(diǎn),設(shè)計(jì)實(shí)現(xiàn)了一套CT機(jī)掃描系統(tǒng)控制器

2 CT掃描系統(tǒng)控制器

CT機(jī)是根據(jù)不同密度和厚度的物體對(duì)X射線(xiàn)的吸收程度不同的原理,通過(guò)計(jì)算機(jī)成像技術(shù),對(duì)病人身體成像的一種醫(yī)學(xué)設(shè)備。CT機(jī)掃描系統(tǒng)由X射線(xiàn)發(fā)生系統(tǒng),數(shù)據(jù)采集系統(tǒng),對(duì)準(zhǔn)柵三個(gè)子系統(tǒng)組成,如圖1所示。掃描系統(tǒng)由掃描架承載,掃描架是一個(gè)旋轉(zhuǎn)體,掃描系統(tǒng)隨著掃描架旋轉(zhuǎn),以獲得不同角度下的人體信息,掃描架旋轉(zhuǎn)一周所得數(shù)據(jù)可產(chǎn)生圖像。

掃描系統(tǒng)的三部分中,X射線(xiàn)發(fā)生系統(tǒng)產(chǎn)生射線(xiàn),掃描系統(tǒng)控制器通過(guò)CAN總線(xiàn)和它通信,發(fā)送X射線(xiàn)參數(shù)和動(dòng)作指令,同時(shí)接收X射線(xiàn)發(fā)生器的狀態(tài)信息。數(shù)據(jù)采集系統(tǒng)負(fù)責(zé)對(duì)X射線(xiàn)采樣和傳輸數(shù)據(jù),它掃描系統(tǒng)控制器采用RS422總線(xiàn)與其通信,發(fā)送控制指令,并接收指令執(zhí)行狀態(tài)。同時(shí)有IO接口用作采樣觸發(fā)脈沖和采樣使能。對(duì)準(zhǔn)柵通過(guò)擋板來(lái)調(diào)節(jié)X射線(xiàn)的開(kāi)口寬度,擋板由一個(gè)步進(jìn)電機(jī)驅(qū)動(dòng)。掃描系統(tǒng)控制器接收來(lái)自上級(jí)的開(kāi)口寬度指令,然后發(fā)出控制脈沖,控制步進(jìn)電機(jī)到達(dá)指定位置,通過(guò)編碼器接收步進(jìn)電機(jī)轉(zhuǎn)子位置信號(hào),形成閉環(huán)。

CT掃描系統(tǒng)控制器負(fù)責(zé)三個(gè)子系統(tǒng)的協(xié)調(diào)控制,為掃描系統(tǒng)中設(shè)備的通信中心和控制中心。首先它和上級(jí)控制單元通信,接收指令和匯報(bào)各子系統(tǒng)狀態(tài),其次與各子系統(tǒng)通信,發(fā)送控制指令,并接收子系統(tǒng)的狀態(tài)信息。它根據(jù)接收到的控制指令和掃描架的位置信息,控制對(duì)準(zhǔn)柵到達(dá)指定寬度,產(chǎn)生控制X射線(xiàn)發(fā)生和采樣的時(shí)序??梢?jiàn),CT掃描系統(tǒng)控制器包括了實(shí)時(shí)通信、電機(jī)控制,時(shí)序控制,是一個(gè)多任務(wù)的系統(tǒng)。并且對(duì)實(shí)時(shí)性要求也很高,任何一點(diǎn)時(shí)序發(fā)生偏差,都會(huì)對(duì)病人造成不必要的傷害。

本文使用SOPC的方式,設(shè)計(jì)了以一片FPGA為核心的CT機(jī)掃描系統(tǒng)控制器硬件,定制了基于Nios軟核的FPGA系統(tǒng),然后設(shè)計(jì)了基于實(shí)時(shí)操作系統(tǒng)Nucleus的應(yīng)用軟件,實(shí)現(xiàn)了CT機(jī)掃描系統(tǒng)控制器的上述功能。

3 基于Nios的硬件設(shè)計(jì)

本文使用了Altera 公司的FPGA Cyclone EP1C20,它擁有充足的可編程資源來(lái)實(shí)現(xiàn)SOPC。因?yàn)橄到y(tǒng)所有功能均由FPGA實(shí)現(xiàn),硬件電路除FPGA外只需加上存儲(chǔ)器件和一些物理層接口芯片即可。本文使用了一片8M Byte FLASH、一片16M Byte SDRAM,CAN總線(xiàn)收發(fā)器和RS422總線(xiàn)收發(fā)器等作為FPGA的外圍設(shè)備,硬件電路的結(jié)構(gòu)簡(jiǎn)單明了,提高了系統(tǒng)的可靠性。FPGA系統(tǒng)運(yùn)行時(shí)鐘為50MHz,保證了系統(tǒng)的運(yùn)算速度。

通過(guò)Altera的SOPC Builder軟件包可以定制基于Nios軟核的FPGA系統(tǒng),它提供了一些基本的Nios外設(shè)模塊,如UART控制器、定時(shí)器、FLASH控制器、SDRAM控制器等。本文設(shè)計(jì)的CT掃描系統(tǒng)控制器FPGA內(nèi)部結(jié)構(gòu)如圖2所示。

Nios是流水線(xiàn)結(jié)構(gòu)的RISC 軟核處理器,它可以選擇32位架構(gòu)或者16位架構(gòu)。本文使用32位架構(gòu),并在SOPC Builder中設(shè)置了4K Byte數(shù)據(jù)緩存和指令緩存,以節(jié)省CPU讀取數(shù)據(jù)和指令的時(shí)間,提高系統(tǒng)性能。

由圖2可見(jiàn),Nios軟核通過(guò)AVALON總線(xiàn)與各擴(kuò)展模塊相連接。AVALON總線(xiàn)是專(zhuān)門(mén)用于Nios連接外設(shè)的一種總線(xiàn)結(jié)構(gòu),它具有分離的地址,數(shù)據(jù)和控制線(xiàn),并提供動(dòng)態(tài)動(dòng)態(tài)總線(xiàn)寬度調(diào)整等功能。Nios軟核為其主設(shè)備。

AVALON總線(xiàn)上的從設(shè)備有SDRAM控制器,F(xiàn)lash控制器、定時(shí)器、通信接口UART控制器和CAN 控制器。在設(shè)計(jì)Nios軟核的外設(shè)時(shí),采用已有的IP核能有效縮短設(shè)計(jì)周期,同時(shí)經(jīng)過(guò)充分驗(yàn)證的IP核也保證了設(shè)計(jì)的可靠性。本文根據(jù)需要采用了三個(gè)UART控制器作為Nios軟核的外設(shè),分別用于與上級(jí)單元通信、與數(shù)據(jù)采集系統(tǒng)通信和調(diào)試信息輸出;還使用了CAST公司的IP 核作CAN 控制器,它支持CAN 2.0協(xié)議。

在FPGA片內(nèi),使用了4 Kbyte的ROM,此ROM中包含了Altera提供的GERMS Monitor啟動(dòng)引導(dǎo)程序,它可以實(shí)現(xiàn)啟動(dòng)引導(dǎo)、程序下載和基本調(diào)試功能。在調(diào)試中,通過(guò)調(diào)試串口和GERMS Monitor通信,將可執(zhí)行的映象文件下載到SDRAM或FLASH中。

另外,本文根據(jù)應(yīng)用的特殊要求設(shè)計(jì)了自定義模塊——掃描時(shí)序控制模塊和步進(jìn)電機(jī)控制模塊。在SOPC系統(tǒng)中,更容易選擇系統(tǒng)功能是由運(yùn)行于Nios中的軟件實(shí)現(xiàn),還是使用FPGA硬件實(shí)現(xiàn),由此可以均衡系統(tǒng)軟硬件的功能,使效率達(dá)到最高。系統(tǒng)功能用FPGA硬件實(shí)現(xiàn)的優(yōu)勢(shì)在于數(shù)據(jù)的并行處理,實(shí)時(shí)響應(yīng)非??欤欢锰幚砥鬈浖?shí)現(xiàn)的優(yōu)勢(shì)在于通訊和復(fù)雜情況的判斷等。本文中為了提高系統(tǒng)的實(shí)時(shí)性,將步進(jìn)電機(jī)控制在FPGA中實(shí)現(xiàn)。步進(jìn)電機(jī)控制FPGA模塊如圖3所示。

圖3右邊為AVALON總線(xiàn)接口,由片選,地址線(xiàn)、數(shù)據(jù)線(xiàn)、讀寫(xiě)使能和中斷信號(hào)組成。左邊為FPGA的輸出,即與步進(jìn)電機(jī)驅(qū)動(dòng)器接口:DIR為步進(jìn)電機(jī)運(yùn)行方向控制,Pulse為步進(jìn)電機(jī)的控制脈沖,HOFF為保持信號(hào)。下方三個(gè)信號(hào)為編碼器的反饋信號(hào),分別是A相脈沖、B相脈沖和初始位置信號(hào)。步進(jìn)電機(jī)控制模塊接收Nios通過(guò)AVALON總線(xiàn)發(fā)送來(lái)的目標(biāo)位置信息,然后根據(jù)當(dāng)前位置及目標(biāo)位置,得到到達(dá)目標(biāo)所需的步進(jìn)電機(jī)的脈沖數(shù),發(fā)出相應(yīng)的脈沖。同時(shí),根據(jù)反饋的編碼器信號(hào),解碼得到電機(jī)當(dāng)前位置信息,并判斷步進(jìn)電機(jī)運(yùn)動(dòng)是否達(dá)到目標(biāo)位置,控制任務(wù)是否完成。然后產(chǎn)生中斷,通知Nios軟核任務(wù)完成情況??梢?jiàn)運(yùn)行于Nios中的軟件只需將目標(biāo)位置通知電機(jī)控制模塊即可,大大減輕了CPU的負(fù)擔(dān)。

4 軟件設(shè)計(jì)

由前文可以看出,掃描系統(tǒng)控制器需要完成多項(xiàng)功能,軟件體系復(fù)雜,而且通信、掃描控制、電機(jī)控制等環(huán)節(jié)要求很高的實(shí)時(shí)和并發(fā)性。在這種情況下,采用傳統(tǒng)的基于前后臺(tái)的嵌入式軟件設(shè)計(jì)方法將存在很大的困難,軟件設(shè)計(jì)結(jié)構(gòu)復(fù)雜,工作量大,且開(kāi)發(fā)周期長(zhǎng),功能擴(kuò)展受限。嵌入式實(shí)時(shí)操作系統(tǒng)為系統(tǒng)軟件設(shè)計(jì)提供了良好的開(kāi)發(fā)平臺(tái),承擔(dān)起系統(tǒng)資源管理的責(zé)任。這樣就簡(jiǎn)化了應(yīng)用程序設(shè)計(jì),保障了軟件質(zhì)量,縮短了開(kāi)發(fā)周期。本文采用了ATI公司開(kāi)發(fā)的Nucleus操作系統(tǒng),Nucleus是一個(gè)搶先式多任務(wù)操作系統(tǒng)內(nèi)核,具有源代碼開(kāi)放、性?xún)r(jià)比高、功能模塊豐富等優(yōu)點(diǎn)。

本文中,軟件結(jié)構(gòu)可分為三個(gè)結(jié)構(gòu)層次,最底層為硬件抽象層,主要由Nios軟核外設(shè)驅(qū)動(dòng)程序中斷服務(wù)程序以及板級(jí)初始化程序組成,外設(shè)驅(qū)動(dòng)程序包括UART控制器, CAN控制器, 步進(jìn)電機(jī)控制模塊,掃描控制模塊的驅(qū)動(dòng)程序,此部分是操作系統(tǒng)與底層硬件的接口。第二層為Nucleus操作系統(tǒng)內(nèi)核及其服務(wù),它提供任務(wù)調(diào)度,中斷管理,內(nèi)存管理、定時(shí)控制等服務(wù)。最高層為應(yīng)用軟件層,運(yùn)行在操作系統(tǒng)之上,完成所有的應(yīng)用功能。

根據(jù)系統(tǒng)功能,應(yīng)用軟件結(jié)構(gòu)如圖4所示:

系統(tǒng)管理單元是系統(tǒng)工作的核心,包括兩個(gè)任務(wù):命令解析任務(wù)和系統(tǒng)狀態(tài)控制任務(wù)。命令解析任務(wù)接收上級(jí)控制單元指令,將其解析為各個(gè)子系統(tǒng)需要完成的任務(wù)目標(biāo),并發(fā)送給各個(gè)子系統(tǒng)控制單元。子系統(tǒng)控制單元控制子系統(tǒng)完成指令。系統(tǒng)狀態(tài)控制任務(wù)是一個(gè)狀態(tài)機(jī),控制著CT掃描系統(tǒng)的運(yùn)行狀態(tài)。它根據(jù)當(dāng)前的系統(tǒng)狀態(tài)和上級(jí)指令,判斷系統(tǒng)的目標(biāo)動(dòng)作,控制掃描時(shí)序,同時(shí)和各子系統(tǒng)管理單元通信,同步各子系統(tǒng)管理單的任務(wù)執(zhí)行,并將各子系統(tǒng)狀態(tài)發(fā)送給上級(jí)控制單元。本文采用信號(hào)量和事件的手段同步各任務(wù)。

數(shù)據(jù)采集管理單元是控制器與數(shù)據(jù)采集系統(tǒng)的接口,它負(fù)責(zé)數(shù)據(jù)采集系統(tǒng)的初始化、數(shù)據(jù)采集參數(shù)設(shè)置、數(shù)據(jù)采集系統(tǒng)狀態(tài)監(jiān)控和對(duì)其錯(cuò)誤狀態(tài)進(jìn)行處理。這部程序分包括串口通訊接收任務(wù)和數(shù)據(jù)采集系統(tǒng)管理任務(wù)。

由前文可知步進(jìn)電機(jī)控制功能由FPGA硬件實(shí)現(xiàn),因此對(duì)準(zhǔn)柵管理單元的工作變得十分簡(jiǎn)單,它從系統(tǒng)狀態(tài)控制部分接收對(duì)準(zhǔn)柵開(kāi)口寬度,將其傳遞給步進(jìn)電機(jī)控制模塊,然后通過(guò)步進(jìn)電機(jī)控制模塊的中斷服務(wù)程序,監(jiān)控任務(wù)完成情況。

與數(shù)據(jù)采集控制類(lèi)似,射線(xiàn)發(fā)生器控制部分負(fù)責(zé)射線(xiàn)發(fā)生器的初始化、射線(xiàn)參數(shù)設(shè)置、監(jiān)控射線(xiàn)發(fā)生器狀態(tài)和異常情況處理。它包括一個(gè)射線(xiàn)發(fā)生控制任務(wù)和CAN通訊處理任務(wù)。射線(xiàn)發(fā)生控制任務(wù)負(fù)責(zé)完成射線(xiàn)發(fā)生器的參數(shù)管理和狀態(tài)監(jiān)控,CAN通訊任務(wù)完成CAN總線(xiàn)數(shù)據(jù)的收發(fā)功能。

上述任務(wù)均為事件驅(qū)動(dòng)方式,在系統(tǒng)不工作時(shí),Nios處理器處于空閑狀態(tài),這樣可以降低系統(tǒng)功耗。任務(wù)間通訊采用管道(Pipe)的方式,管道的優(yōu)點(diǎn)是可以傳輸變長(zhǎng)的數(shù)據(jù)。CT掃描系統(tǒng)控制器需要接收系統(tǒng)配置、掃描、故障診斷等不同長(zhǎng)度的上級(jí)控制指令,所以在命令解析任務(wù)與通信接口任務(wù)之間采用管道進(jìn)行通訊,另一方面命令解析任務(wù)向各子系統(tǒng)控制任務(wù)發(fā)送的指令長(zhǎng)度也是不確定的,所以與三個(gè)子系統(tǒng)管理單元通訊也采用管道的方式。

合理的配置任務(wù)優(yōu)先級(jí)是嵌入式系統(tǒng)軟件可靠工作的必要條件。本文中,任務(wù)的根據(jù)重要程度可分為三個(gè)層次:首先是系統(tǒng)狀態(tài)控制,它是系統(tǒng)運(yùn)行的中樞,同時(shí)控制著掃描時(shí)序,必須保證狀態(tài)控制任務(wù)的暢通運(yùn)行,因此它具有最高優(yōu)先級(jí)設(shè)為1。其次是與上級(jí)控制單元的接口,包括串口通信任務(wù)和命令解析任務(wù),控制器必須準(zhǔn)確的接收上級(jí)單元的命令并及時(shí)反饋,所以這兩個(gè)任務(wù)優(yōu)先級(jí)設(shè)為2。最后是各子系統(tǒng)管理任務(wù),其中射線(xiàn)管理單元如果誤操作,可能對(duì)人員造成損害,所以它的兩個(gè)任務(wù)優(yōu)先級(jí)較高,設(shè)為3,其余子系統(tǒng)管理單元任務(wù)較低均設(shè)為4。

本文的應(yīng)用軟件使用GNU交叉編譯器編譯,然后經(jīng)ATI公司的Codelab軟件調(diào)試通過(guò)。

5 實(shí)驗(yàn)驗(yàn)證

為驗(yàn)證調(diào)試CT掃描系統(tǒng)控制器,搭建了測(cè)試平臺(tái)。測(cè)試平臺(tái)由一臺(tái)PC機(jī)、CT數(shù)據(jù)采集系統(tǒng)和對(duì)準(zhǔn)柵組成,其中PC機(jī)模擬CT掃描系統(tǒng)控制器的上級(jí)單元和 X射線(xiàn)發(fā)生系統(tǒng)。

通過(guò)監(jiān)聽(tīng)與上下級(jí)控制單元的通訊,測(cè)量對(duì)準(zhǔn)柵的開(kāi)口寬度,測(cè)量控制器輸出的數(shù)據(jù)采集和射線(xiàn)發(fā)生控制信號(hào)波形,證明,本文設(shè)計(jì)的CT掃描系統(tǒng)控制器能夠滿(mǎn)足多任務(wù)實(shí)時(shí)處理的要求。

6 結(jié)論

本文采用SOPC方式設(shè)計(jì)實(shí)現(xiàn)了多任務(wù),實(shí)時(shí)響應(yīng)的CT掃描系統(tǒng)控制器。硬件設(shè)計(jì)以Nios軟核和FPGA為核心,充分利用SOPC系統(tǒng)的靈活定制的特點(diǎn),簡(jiǎn)化了電路結(jié)構(gòu),縮短了設(shè)計(jì)周期,減輕了處理器運(yùn)算負(fù)擔(dān)。同時(shí)基于嵌入式實(shí)時(shí)操作系統(tǒng)Nucleus的結(jié)構(gòu)化、層次化應(yīng)用程序設(shè)計(jì),保證了系統(tǒng)的軟件質(zhì)量和實(shí)時(shí)性。試驗(yàn)表明,本文設(shè)計(jì)的CT機(jī)掃描系統(tǒng)控制器滿(mǎn)足多任務(wù)實(shí)時(shí)處理的要求。

本文作者的創(chuàng)新點(diǎn):使用基于Nios軟核和實(shí)時(shí)操作系統(tǒng)的方式實(shí)現(xiàn)了實(shí)時(shí)多任務(wù)控制系統(tǒng),充分利用了Nios軟核靈活定制的特點(diǎn),使用硬件加速的方式減輕了處理器負(fù)擔(dān),保證了系統(tǒng)性能。

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19100

    瀏覽量

    228816
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21623

    瀏覽量

    601242
  • 控制系統(tǒng)
    +關(guān)注

    關(guān)注

    41

    文章

    6510

    瀏覽量

    110384
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Cyclone_II_EP2C20_原理

    本帖最后由 mr.pengyongche 于 2013-4-30 02:58 編輯 Cyclone_II_EP2C20_原理
    發(fā)表于 08-11 09:25

    DSP+FPGA電機(jī)控制系統(tǒng)

    FPGA使用 ALTERA的Cyclone3 的 EP3C5E144C8N在設(shè)計(jì)的過(guò)程中遇到了很多問(wèn)題,從原理圖設(shè)計(jì),方案驗(yàn)證,制板,焊接,調(diào)試解決了很多為題,收貨還是蠻多的,DSP
    發(fā)表于 07-18 16:59

    FPGA Cyclone II_EP2C5 EP2C8的頻

    FPGA Cyclone II_EP2C5 EP2C8的頻率計(jì) 基FPGA_Cyclone_II_EP2C5/
    發(fā)表于 11-30 12:17 ?87次下載

    基于cyclone EP1C6的LED 屏設(shè)計(jì)方案

    介紹了一種基于FPGA 的LED 大屏設(shè)計(jì)方案,采用自頂向下的設(shè)計(jì)思想,設(shè)計(jì)了基于FPGA 的雙口RAM 和掃描控制電路,解決了傳統(tǒng)LED
    發(fā)表于 06-15 09:34 ?26次下載

    基于PLC的液體CT探測(cè)器控制系統(tǒng)設(shè)計(jì)

    基于PLC的液體CT探測(cè)器控制系統(tǒng)設(shè)計(jì):針對(duì)液體 CT 探測(cè)器設(shè)計(jì)了基于PLC 的控制系統(tǒng),實(shí)現(xiàn)了液體C
    發(fā)表于 12-19 14:57 ?21次下載

    基于FPGA的激光測(cè)距控制系統(tǒng)設(shè)計(jì)

    本文介紹一種基于FPGA 和ARM9 的激光測(cè)距系統(tǒng)的硬件原理設(shè)計(jì)和軟件設(shè)計(jì)方案。該方案采用SICK 公司的戶(hù)外型激光傳感器LMS221,和ALTERA 公司
    發(fā)表于 12-19 16:00 ?89次下載

    基于FPGA的激光測(cè)距控制系統(tǒng)設(shè)計(jì)

    本文介紹一種基于FPGA和ARM9的激光測(cè)距系統(tǒng)的硬件原理設(shè)計(jì)和軟件設(shè)計(jì)方案。該方案采用SICK公司的戶(hù)外型激光傳感器LMS221,和ALTERA公司
    發(fā)表于 07-21 17:38 ?46次下載

    基于ARM和FPGA的LED顯示屏控制系統(tǒng)的設(shè)計(jì)

    根據(jù)LED顯示模塊的結(jié)構(gòu)特點(diǎn),結(jié)合CPLD技術(shù)實(shí)現(xiàn)LED屏的動(dòng)態(tài)掃描顯示,設(shè)計(jì)了基于ARM和FPGA的LED顯示屏控制系統(tǒng);該系統(tǒng)以ARM芯
    發(fā)表于 04-17 15:10 ?121次下載

    基于ARM與FPGA的嵌入式數(shù)控系統(tǒng)設(shè)計(jì)

    基于ARM與FPGA設(shè)計(jì)了嵌入式數(shù)控系統(tǒng)。其ARM芯片采用Samsumg公司的基于ARM9的 S3C2410 , FPGA采用Altera公司的Cy
    發(fā)表于 07-25 18:22 ?74次下載
    基于ARM與<b class='flag-5'>FPGA</b>的嵌入式數(shù)控<b class='flag-5'>系統(tǒng)</b>設(shè)計(jì)

    基于cyclone EP1C6的LED大屏方案

    介紹了一種基于FPGA 的LED 大屏設(shè)計(jì)方案,采用自頂向下的設(shè)計(jì)思想,設(shè)計(jì)了基于FPGA 的雙口RAM 和掃描控制電路,解決了傳統(tǒng)LED
    發(fā)表于 03-02 16:48 ?34次下載
    基于<b class='flag-5'>cyclone</b> <b class='flag-5'>EP1C</b>6的LED大屏<b class='flag-5'>方案</b>

    基于EP1C3的進(jìn)階實(shí)驗(yàn)_Cyclone_PLL_Test1

    基于EP1C3的進(jìn)階實(shí)驗(yàn)_Cyclone_PLL_Test1
    發(fā)表于 01-21 11:24 ?5次下載

    基于EP1C3的進(jìn)階實(shí)驗(yàn)Cyclone_PLL_Test1

    基于EP1C3的進(jìn)階實(shí)驗(yàn)Cyclone_PLL_Test1
    發(fā)表于 10-27 18:20 ?18次下載

    開(kāi)發(fā)板,Cyclone_II_EP2C20_原理圖.part2

    開(kāi)發(fā)板,Cyclone_II_EP2C20_原理圖.part2
    發(fā)表于 03-19 11:45 ?14次下載

    基于Cyclone_EP1C6240C8_FPGA的ADS2807接口程序

    Cyclone EP1C6240C8 FPGA的ADS2807接口程序,主要用來(lái)使用FPGA控制ADS2807的采集。 采用
    發(fā)表于 01-31 16:46 ?11次下載

    如何使用FPGA進(jìn)行串行通信控制系統(tǒng)的設(shè)計(jì)

    EP2C5Q208 上,進(jìn)行在線(xiàn)編程調(diào)試,實(shí)現(xiàn)了串行通信控制功能。基于FPGA系統(tǒng)設(shè)計(jì)調(diào)試維護(hù)方便、可靠性高,而且設(shè)計(jì)具有靈活性,可以方
    發(fā)表于 11-07 11:18 ?6次下載
    如何使用<b class='flag-5'>FPGA</b>進(jìn)行串行通信<b class='flag-5'>控制系統(tǒng)</b>的設(shè)計(jì)