SpinalHDL中的SpiMasterCtrl模塊做使用說明詳解

最近偶爾需要用到SPI模塊。正巧看到SpinalHDL中所提供的SPI-Master設(shè)計(jì)?？赐曛笥葹榕宸绱撕啙嵍秩娴脑O(shè)計(jì)方式。本篇不對SPI協(xié)議進(jìn)行講解，僅針對SpinalHDL中的SpiMasterCtrl模塊做使用說明。

源代碼值得一讀和學(xué)習(xí)。

》》SpiMasterCtrl配置參數(shù) SpiMasterCtrl的配置參數(shù)類為SpiMasterCtrlGenerics：

case class SpiMasterCtrlGenerics（ ssWidth ： Int， timerWidth ： Int， dataWidth ： Int = 8）{ def ssGen = ssWidth ！= 0}

這里主要有三個(gè)參數(shù)：

ssWidth:SPI使用片選信號時(shí)片選信號個(gè)數(shù)。即指定了SPI從設(shè)備個(gè)數(shù)。當(dāng)該值為0時(shí)，則只有一個(gè)從設(shè)備，且SPI不使用片選信號。

timerWidth： 時(shí)鐘分頻計(jì)數(shù)器位寬。由于SPI時(shí)鐘信號是由主時(shí)鐘計(jì)數(shù)分頻而來，因此該值指定了計(jì)數(shù)器的位寬，根據(jù)SPI想要跑的最小頻率來定義該值。

dataWidth：指定單次傳輸?shù)奈粚挕?/p>

》》

接口定義

SpiMasterCtrl的接口主要包含下面四組接口：

val config = in（SpiMasterCtrlConfig（generics））val cmd = slave Stream（SpiMasterCmd（generics））val rsp = master Flow（Bits（dataWidth bits））val spi = master（SpiMaster（ssWidth））

》》

config接口

config接口組成為：

case class SpiMasterCtrlConfig（generics ： SpiMasterCtrlGenerics） extends Bundle{ val kind = SpiKind（） val sclkToogle = UInt（generics.timerWidth bits） val ss = if（generics.ssGen） new Bundle { val activeHigh = Bits（generics.ssWidth bits） val setup = UInt（generics.timerWidth bits） val hold = UInt（generics.timerWidth bits） val disable = UInt（generics.timerWidth bits） } else null}

kind接口指定了SPI接口的屬性CPOL及CPHA的值

case class SpiKind（） extends Bundle { val cpol = Bool val cpha = Bool}

sclkToggle指定SPI的運(yùn)行時(shí)鐘頻率。SPI時(shí)鐘頻率為：

系統(tǒng)時(shí)鐘頻率/（（sclkToggle+1）*2）

當(dāng)SPI使用了片選信號時(shí)，ss接口包含的內(nèi)容為：

activeHigh：每個(gè)bit對應(yīng)一個(gè)從設(shè)備片選信號是高電平有效還是低電平有效。

setup：片選信號使能和開始發(fā)送數(shù)據(jù)之間的時(shí)鐘周期間隔數(shù)（加1）。

hold：發(fā)送完數(shù)據(jù)到片選信號釋放前的時(shí)鐘周期數(shù)（加1）。

disable：片選信號釋放后到重新使能需間隔的時(shí)鐘周期數(shù)（加1）。

》》

cmd接口

cmd接口類型為Stream類型接口，包含內(nèi)容為SpiMasterCmd：

case class SpiMasterCmd（generics ： SpiMasterCtrlGenerics） extends Bundle{ val mode = if（generics.ssGen） SpiMasterCtrlCmdMode（） else null val args = Bits（Math.max（widthOf（SpiMasterCtrlCmdData（generics））， log2Up（generics.ssWidth） + 1 ） bits）

def isData = if（generics.ssGen） mode === SpiMasterCtrlCmdMode.DATA else True

def argsData = { val ret = SpiMasterCtrlCmdData（generics） ret.assignFromBits（args） ret } def argsSs = { val ret = SpiMasterCtrlCmdSs（generics） ret.assignFromBits（args） ret }}

mode表明指令的類型：

object SpiMasterCtrlCmdMode extends SpinalEnum（binarySequential）{ val DATA， SS = newElement（）}

DATA：數(shù)據(jù)發(fā)送指令。

SS：片選操作指令。

args為指令數(shù)據(jù)。根據(jù)指令形式的不同，可通過提供的argsData、argsSS方法解析出相應(yīng)的指令內(nèi)容：

case class SpiMasterCtrlCmdData（generics ： SpiMasterCtrlGenerics） extends Bundle{ val data = Bits（generics.dataWidth bits） val read = Bool//True表示讀操作，F(xiàn)alse表示寫操作}

case class SpiMasterCtrlCmdSs（generics ： SpiMasterCtrlGenerics） extends Bundle{ val enable = Bool //True：使能，F(xiàn)alse：Disable val index = UInt（log2Up（generics.ssWidth） bits） //指定待操作的片選信號位置}

》》rsp接口 該接口為flow形式。當(dāng)操作為數(shù)據(jù)讀操作時(shí)，數(shù)據(jù)的讀返回結(jié)果從該接口返回?！贰稴PI接口 對外SPI接口。》》driveFrom SpiMasterCtrl提供了一個(gè)driveFrom方法將接口映射到總線的slaveFactory上：

def driveFrom（bus ： BusSlaveFactory， baseAddress ： Int = 0）（generics ： SpiMasterCtrlMemoryMappedConfig） = new Area {

其實(shí)現(xiàn)了讀寫8bit的功能，同時(shí)帶有終端功能。SpianlHDL中提供了一個(gè)APB總線的demo：

感興趣的小伙伴可以照此實(shí)現(xiàn)自己的需求。個(gè)人需求位寬多于8bit，自己實(shí)現(xiàn)了一個(gè)映射，很容易～
編輯：lyn