0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高壓功率MOSFET寄生電容的形成

我快閉嘴 ? 來(lái)源:電子產(chǎn)品世界 ? 作者:劉業(yè)瑞 劉松 ? 2021-05-02 11:41 ? 次閱讀

1 超結(jié)結(jié)構(gòu)的高壓功率MOSFET

功率MOSFET的輸出電容Coss會(huì)隨著外加電壓VDS的變化而變化,表現(xiàn)出非線性的特性,超結(jié)結(jié)構(gòu)的高壓功率MOSFET采用橫向電場(chǎng)的電荷平衡技術(shù),如圖1所示。相對(duì)于傳統(tǒng)的平面結(jié)構(gòu),超結(jié)結(jié)構(gòu)將P型體區(qū)下沉,這樣在其內(nèi)部形成P柱,和N區(qū)非常寬的接觸面產(chǎn)生寬的耗盡層,也就是空間電荷區(qū),空間電荷區(qū)形成的電場(chǎng),也就是橫向電場(chǎng),保證器件的耐壓;同時(shí),原來(lái)N區(qū)漂移層就可以提高摻雜濃度,降低導(dǎo)通電阻。和標(biāo)準(zhǔn)MOSFET相比,橫向電場(chǎng)電荷平衡技術(shù)可以極大的減小硅片尺寸,得到更低的RDSON和更低的電容。

高壓功率MOSFET寄生電容的形成

(a) 平面結(jié)構(gòu)

高壓功率MOSFET寄生電容的形成

(b) 超結(jié)結(jié)構(gòu)

圖1 平面結(jié)構(gòu)和超結(jié)結(jié)構(gòu)的高壓功率MOSFET

2 超結(jié)結(jié)構(gòu)的高壓功率MOSFET寄生電容形成

超結(jié)結(jié)構(gòu)的功率MOSFET在VDS電壓上升、橫向電場(chǎng)建立產(chǎn)生耗盡層(空間電荷區(qū))過(guò)程中,N型漂移層兩側(cè)的空間電荷區(qū)邊界會(huì)向中心移動(dòng),如圖2所示,隨著VDS電壓的升高,兩側(cè)空間電荷區(qū)邊界會(huì)接觸碰到一起,然后向再下繼續(xù)移動(dòng)。在這個(gè)過(guò)程中,直接影響輸出電容Coss和反向傳輸電容Crss的主要參數(shù)有:漏極和源極、柵極和漏極相對(duì)的面積、形狀、厚度,以及相應(yīng)的空間電荷區(qū)相對(duì)的距離。

高壓功率MOSFET寄生電容的形成

(a) VDS電壓非常低

高壓功率MOSFET寄生電容的形成

(b) VDS增加到電容突變電壓

高壓功率MOSFET寄生電容的形成

(c) VDS處于電容突變電壓區(qū)

高壓功率MOSFET寄生電容的形成

(d) VDS達(dá)到最大值

圖2 空間電荷區(qū)建立過(guò)程

VDS電壓低時(shí),P柱結(jié)構(gòu)周邊的空間電荷區(qū)厚度相對(duì)較小,而且空間電荷區(qū)沿著P柱的截面發(fā)生轉(zhuǎn)折,相對(duì)的有效面積很大,如圖2(a)所示,因此輸出電容Coss和反向傳輸電容Crss的電容值非常大;VDS電壓提高,空間電荷區(qū)沿著P柱的截面發(fā)生下移,當(dāng)VDS電壓提高到某一個(gè)區(qū)間,兩側(cè)的空間電荷區(qū)相互接觸時(shí),同時(shí)整體下移,電容的有效面積急劇降低, 同時(shí)空間電荷區(qū)厚度也急劇增加,因此Coss和Crss電容在這個(gè)VDS電壓區(qū)間也隨之發(fā)生相應(yīng)的突變,產(chǎn)生非常強(qiáng)烈的非線性特性,如圖2(b) 和(c)所示;VDS電壓提高到更高的值,整個(gè)N區(qū)全部耗盡變?yōu)榭臻g電荷區(qū)空間,此時(shí)電容的有效面積降低到非常、非常小的最低時(shí),如圖2(d)所示,輸出電容Coss也降低到非常、非常小的最低值。

在低電壓時(shí),相對(duì)于柱結(jié)構(gòu)和單元尺寸,空間電荷區(qū)厚度相對(duì)較小,P柱結(jié)構(gòu)周邊,空間電荷區(qū)發(fā)生轉(zhuǎn)折,導(dǎo)致輸出電容的有效面積變大。這2種因素導(dǎo)致在低壓時(shí),Coss的值較大。VDS電壓升高時(shí),如VDS=20 V,VDS=100 V,從圖3空間電荷區(qū)電場(chǎng)分布仿真圖可以看到,

空間電荷區(qū)的形狀開(kāi)始變化,首先沿著補(bǔ)償?shù)慕Y(jié)構(gòu)經(jīng)過(guò)波浪形的,然后進(jìn)入更低有效面積的水平電容,因此高壓的輸出電容降低到2個(gè)數(shù)量級(jí)以下。

Crss和Coss相似,電容曲線的突變正好發(fā)生在上面二種狀態(tài)過(guò)渡的轉(zhuǎn)變的過(guò)程。

高壓功率MOSFET寄生電容的形成

(a) 20 V空間電荷區(qū)電場(chǎng)分布

高壓功率MOSFET寄生電容的形成

(b) 100 V空間電荷區(qū)電場(chǎng)分布

圖3 空間電荷區(qū)電場(chǎng)分布

圖4展示了平面和超結(jié)結(jié)構(gòu)高壓功率MOSFET的電容曲線,從圖中的曲線可以的看到,當(dāng)偏置電壓VDS從0變化到高壓時(shí),輸入電容Ciss沒(méi)有很大的變化, Coss 和 Crss 在低壓的時(shí)候非常大,在高壓時(shí)變得非常小。在20~40 V的區(qū)間,產(chǎn)生急劇、非常大的變化。

高壓功率MOSFET寄生電容的形成

圖4 平面和超結(jié)結(jié)構(gòu)高壓功率MOSFET的電容

3 工藝對(duì)超結(jié)結(jié)構(gòu)的高壓功率MOSFET寄生電容影響

新一代超結(jié)技術(shù)進(jìn)一步降低內(nèi)部每個(gè)晶胞單元尺寸,對(duì)于同樣的導(dǎo)通電阻,降低內(nèi)部晶胞單元尺寸可以降低硅片的尺寸,從而進(jìn)一步硅片的尺寸以及相關(guān)的寄生電容,器件就可以工作在更高頻率,采用更小的封裝尺寸,降低系統(tǒng)的成本。

內(nèi)部的晶胞單元尺寸采用更小的尺寸,在更小的硅片面積實(shí)現(xiàn)以前的技術(shù)相同的或者更低的導(dǎo)通電阻,就必須要求漂移層N區(qū)電流路徑的摻雜濃度更高,內(nèi)部會(huì)產(chǎn)生更高的橫向電場(chǎng)也就是更強(qiáng)烈的電荷平衡特性,保證內(nèi)部空間電荷區(qū)獲得所要求的擊穿電壓;同時(shí),內(nèi)部結(jié)構(gòu)中每個(gè)柱狀結(jié)構(gòu)的高度對(duì)寬度的比值增加,上述的這些因素導(dǎo)致新一代技術(shù)的超結(jié)結(jié)構(gòu)的高壓功率MOSFET的Coss和Crss的電容曲線的突變電壓區(qū)將降低到更低的電壓,寄生電容的非線性特性更為劇烈。

不同的工藝,轉(zhuǎn)折點(diǎn)的電壓不一樣,轉(zhuǎn)折點(diǎn)的電壓越低,電容的非線性特性越強(qiáng)烈,對(duì)功率MOSFET的開(kāi)關(guān)特性以及對(duì)系統(tǒng)的EMI影響也越強(qiáng)烈。采用以前技術(shù)的超結(jié)結(jié)構(gòu)的輸出電容Coss非線性特性的VDS電壓區(qū)間為40-60V,新一代的超結(jié)結(jié)構(gòu)的輸出電容Coss非線性特性的VDS電壓區(qū)間為20~30 V。電容Crss和電容Coss的下降發(fā)生在更低的電壓區(qū)間,這種效應(yīng)在開(kāi)關(guān)過(guò)程形成更快的開(kāi)關(guān)速度,可以明顯的降低開(kāi)關(guān)損耗。Crss小,減小開(kāi)關(guān)過(guò)程中電流和電壓的交越時(shí)間。

另外,因?yàn)楣β蔒OSFET在關(guān)斷過(guò)程中,儲(chǔ)存在輸出電容Coss能量將會(huì)在每一個(gè)開(kāi)關(guān)周期開(kāi)通的過(guò)程中消耗在溝道中,新一代超結(jié)結(jié)構(gòu)的功率MOSFET在高壓時(shí)輸出電容Coss降低得更低,Coss下降突變發(fā)生在更低的電壓區(qū),儲(chǔ)存在輸出電容Coss的能量Eoss等于輸出電容對(duì)VDS電壓在工作電壓范圍內(nèi)的積分計(jì)算得到,因此,Eoss能量降低到更低的值,進(jìn)一步的降低硬開(kāi)關(guān)工作過(guò)程中的開(kāi)關(guān)損耗,特別是在輕載的時(shí)候,Eoss產(chǎn)生的開(kāi)關(guān)損耗的作用更加明顯,可以極大提高系統(tǒng)輕載的效率。

然而,Coss和Crss這種效應(yīng)在開(kāi)關(guān)過(guò)程中,VDS電壓經(jīng)過(guò)這個(gè)電壓區(qū)間,將會(huì)產(chǎn)生非常大的du/dt和di/dt,容易在驅(qū)動(dòng)的柵極和漏極產(chǎn)生電壓振蕩,形成過(guò)高的VGS、VDS過(guò)電壓尖峰,同時(shí)對(duì)系統(tǒng)EMI產(chǎn)生影響。

4 結(jié)論

1)超結(jié)結(jié)構(gòu)的功率MOSFET內(nèi)部P柱形成耗盡層及橫向電場(chǎng)過(guò)程中,耗盡層空間電荷區(qū)的形狀改變,導(dǎo)致影響輸出電容的極板面積和距離發(fā)生劇烈的改變,輸出電容具有強(qiáng)烈的非線性特性。

2)新一代超結(jié)技術(shù)采用更小晶胞單元尺寸,導(dǎo)致輸出電容轉(zhuǎn)折點(diǎn)電壓進(jìn)一步降低,對(duì)應(yīng)的開(kāi)關(guān)損耗減低,同時(shí)輸出電容非線性特性進(jìn)一步加劇。

3)輸出電容非線性特性產(chǎn)生非常大的du/dt和di/dt,對(duì)系統(tǒng)EMI產(chǎn)生影響。
責(zé)任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • MOSFET
    +關(guān)注

    關(guān)注

    143

    文章

    7039

    瀏覽量

    212478
  • 電容
    +關(guān)注

    關(guān)注

    99

    文章

    5960

    瀏覽量

    149807
  • 電壓
    +關(guān)注

    關(guān)注

    45

    文章

    5539

    瀏覽量

    115490
  • VDS
    VDS
    +關(guān)注

    關(guān)注

    0

    文章

    45

    瀏覽量

    10705
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB布線設(shè)計(jì)時(shí)寄生電容的計(jì)算方法

    PCB布線設(shè)計(jì)時(shí)寄生電容的計(jì)算方法 在PCB上布兩條靠近的走線,很容易產(chǎn)生寄生電容。由于這種寄生電容的存在,
    發(fā)表于 09-30 15:13 ?2.8w次閱讀
    PCB布線設(shè)計(jì)時(shí)<b class='flag-5'>寄生電容</b>的計(jì)算方法

    MOSFET寄生電容參數(shù)如何影響開(kāi)關(guān)速度

    我們應(yīng)該都清楚,MOSFET 的柵極和漏源之間都是介質(zhì)層,因此柵源和柵漏之間必然存在一個(gè)寄生電容CGS和CGD,溝道未形成時(shí),漏源之間也有一個(gè)寄生電容CDS,所以考慮
    的頭像 發(fā)表于 01-08 14:19 ?1.7w次閱讀
    <b class='flag-5'>MOSFET</b><b class='flag-5'>寄生電容</b>參數(shù)如何影響開(kāi)關(guān)速度

    PCB寄生電容的影響 PCB寄生電容計(jì)算 PCB寄生電容怎么消除

    寄生電容有一個(gè)通用的定義:寄生電容是存在于由絕緣體隔開(kāi)的兩個(gè)導(dǎo)電結(jié)構(gòu)之間的虛擬電容(通常不需要的),是PCB布局中的一種效應(yīng),其中傳播的信號(hào)表現(xiàn)得好像就是電容,但其實(shí)并不是真正的
    的頭像 發(fā)表于 01-18 15:36 ?2632次閱讀
    PCB<b class='flag-5'>寄生電容</b>的影響 PCB<b class='flag-5'>寄生電容</b>計(jì)算 PCB<b class='flag-5'>寄生電容</b>怎么消除

    理解功率MOSFET寄生電容

    寄生電容和以下的因素相關(guān):? 溝道的寬度和溝槽的寬度? G極氧化層的厚度和一致性? 溝槽的深度和形狀? S極體-EPI層的摻雜輪廓? 體二極管PN結(jié)的面積和摻雜輪廓高壓平面功率MOSFET
    發(fā)表于 12-23 14:34

    MOSFET寄生電容對(duì)LLC串聯(lián)諧振電路ZVS的影響

    感性負(fù)載下,電流相位上會(huì)超前電壓,因此保證了MOSFET運(yùn)行的ZVS。要保證MOSFET運(yùn)行在感性區(qū),諧振電感上的諧振電流必須足夠大,以確保MOSFET源漏間等效的寄生電容上存儲(chǔ)的電荷
    發(fā)表于 07-13 09:48

    MOSFET寄生電容對(duì)LLC串聯(lián)諧振電路ZVS的影響

    MOSFET的工作波形。由于感性負(fù)載下,電流相位上會(huì)超前電壓,因此保證了MOSFET運(yùn)行的ZVS。要保證MOSFET運(yùn)行在感性區(qū),諧振電感上的諧振電流必須足夠大,以確保MOSFET源漏
    發(fā)表于 11-21 15:52

    寄生電容,寄生電容是什么意思

    寄生電容,寄生電容是什么意思 寄生的含義  寄身的含義就是本來(lái)沒(méi)有在那個(gè)地方設(shè)計(jì)電容,但由于布線構(gòu)之間總是有互容,互
    發(fā)表于 03-23 09:33 ?2812次閱讀

    寄生電容產(chǎn)生的原因_寄生電容產(chǎn)生的危害

    本文首先介紹了寄生電容的概念,其次介紹了寄生電容產(chǎn)生的原因,最后介紹了寄生電容產(chǎn)生的危害。
    發(fā)表于 04-30 15:39 ?3w次閱讀

    什么是寄生電容_寄生電容的危害

    寄生的含義就是本來(lái)沒(méi)有在那個(gè)地方設(shè)計(jì)電容,但由于布線之間總是有互容,互容就好像是寄生在布線之間的一樣,所以叫寄生電容,又稱(chēng)雜散電容。
    的頭像 發(fā)表于 09-17 11:56 ?3.1w次閱讀

    什么是寄生電容,什么是寄生電感

    本來(lái)沒(méi)有在那個(gè)地方設(shè)計(jì)電容,但由于布線之間總是有互容,互容就好像是寄生在布線之間的一樣,所以叫寄生電容 寄生電容: 本質(zhì)上還是電容,滿(mǎn)足i=
    的頭像 發(fā)表于 07-27 14:23 ?1.7w次閱讀
    什么是<b class='flag-5'>寄生電容</b>,什么是<b class='flag-5'>寄生</b>電感

    MOSFET寄生電容及其溫度特性

    繼前篇的Si晶體管的分類(lèi)與特征、基本特性之后,本篇就作為功率開(kāi)關(guān)被廣為應(yīng)用的Si-MOSFET的特性作補(bǔ)充說(shuō)明。MOSFET寄生電容MOSFET
    發(fā)表于 02-09 10:19 ?3310次閱讀
    <b class='flag-5'>MOSFET</b>的<b class='flag-5'>寄生電容</b>及其溫度特性

    寄生電容對(duì)MOS管快速關(guān)斷的影響

    寄生電容對(duì)MOS管快速關(guān)斷的影響 MOS(Metal Oxide Semiconductor)管是一種晶體管,它以其高性能和可靠性而廣泛應(yīng)用于許多電子設(shè)備,如功率放大器和開(kāi)關(guān)電源。盡管MOS管具有
    的頭像 發(fā)表于 09-17 10:46 ?2956次閱讀

    SiC MOSFET 和Si MOSFET寄生電容在高頻電源中的損耗對(duì)比

    SiC MOSFET 和Si MOSFET寄生電容在高頻電源中的損耗對(duì)比
    的頭像 發(fā)表于 12-05 14:31 ?700次閱讀
    SiC <b class='flag-5'>MOSFET</b> 和Si <b class='flag-5'>MOSFET</b><b class='flag-5'>寄生電容</b>在高頻電源中的損耗對(duì)比

    igbt功率寄生電容怎么測(cè)量大小

    IGBT(絕緣柵雙極晶體管)是一種廣泛應(yīng)用于電力電子領(lǐng)域的功率器件。IGBT的寄生電容是指在IGBT內(nèi)部由于結(jié)構(gòu)原因產(chǎn)生的電容,這些電容會(huì)影響IGBT的開(kāi)關(guān)速度和性能。 一、IGBT
    的頭像 發(fā)表于 08-07 17:49 ?606次閱讀

    普通探頭和差分探頭寄生電容對(duì)測(cè)試波形的影響

    顯著的影響。本文將探討普通探頭和差分探頭的寄生電容及其對(duì)測(cè)試波形的影響。 1. 探頭寄生電容概述 寄生電容是指在探頭設(shè)計(jì)中無(wú)意間形成電容,
    的頭像 發(fā)表于 09-06 11:04 ?255次閱讀