基于高云FPGA芯片的FOC電流環(huán)控制方案

FOC簡述

磁場定向控制（Field Oriented Control，F(xiàn)OC），是目前無刷直流電機（BLDC）和永磁同步電機（PMSM）控制領(lǐng)域所采用的一種數(shù)學變換方法。FOC 精確地控制磁場大小與方向，使得電機轉(zhuǎn)矩平穩(wěn)、噪聲小、效率高，并且具有高速的動態(tài)響應。

FOC 一般采用三環(huán)控制，分別為電流環(huán)、速度環(huán)、位置環(huán)。電流環(huán)控制電機的轉(zhuǎn)矩，是FOC 控制的根本。而速度環(huán)、位置環(huán)主要通過檢測的電機編碼器的信號來進行負反饋PI調(diào)節(jié)，它的環(huán)內(nèi)PI輸出直接就是電流環(huán)的給定，所以速度環(huán)控制時就包含了速度環(huán)和電流環(huán)，換句話說任何模式都必須使用電流環(huán)，電流環(huán)是控制的根本，在速度和位置控制的同時系統(tǒng)實際也在進行電流（轉(zhuǎn)矩）的控制以達到對速度和位置的相應控制。

方案介紹

基于FOC Current Loop IP 的有感FOC 系統(tǒng)如下圖所示。整個系統(tǒng)包含MCU、FPGA、電機功率驅(qū)動板（電機功率驅(qū)動板包括一些基本的保護、檢測、控制信號，且驅(qū)動電路應符合SVPWM 調(diào)制原理）和帶位置傳感器接口的電機（譬如，絕對式/增量式等）。

基于FOC Current Loop IP 的有感FOC 實現(xiàn)

FPGA 部分主要實現(xiàn)FOC 電流環(huán)閉環(huán)系統(tǒng)，主要包含：

GW FOC Current Loop IP，提供電流環(huán)的核心計算；

電機編碼器解析模塊：用于獲取電機位置反饋值。

ADC 采樣模塊：用于采集UV 兩相電流反饋值。若采用SIGMA-DELTA ADC，則FPGA內(nèi)部需實現(xiàn)SINC3 濾波及轉(zhuǎn)換處理；若采用SAR 型ADC，一般采用SPI 接口解析。

相電流偏置補償模塊：用于補償驅(qū)動板在零電流驅(qū)動下的偏置值。

電角度轉(zhuǎn)換模塊：用于將獲得電機位置反饋值轉(zhuǎn)換為電角度。

轉(zhuǎn)子初始化模塊：上電時，轉(zhuǎn)子的初始位置是未知的，該模塊用于上電之后，校準電機轉(zhuǎn)子與0 電角度對齊。

總線接口模塊：FPGA 與MCU 交互數(shù)據(jù)的模塊，推薦采用并行總線接口通信。

MCU 部分主要實現(xiàn)FOC 的速度/位置環(huán)，有：

速度環(huán)：從FPGA 側(cè)獲取位置反饋信息（電機機械角度）后，估算出當前速度值（單位rpm），再根據(jù)想要獲得的速度參考值進行速度pi 控制，并輸出轉(zhuǎn)矩值給FPGA 側(cè)的電流環(huán)，形成雙環(huán)閉環(huán)系統(tǒng)。

位置環(huán)：從FPGA 側(cè)獲取位置反饋信息（電機機械角度），根據(jù)位置指令與當前位置反饋信息的偏差進行位置PI 控制，并輸出參數(shù)給速度環(huán)，接著經(jīng)過速度環(huán)pi 控制輸出指令至FPGA 側(cè)的電流環(huán)，形成三環(huán)閉環(huán)系統(tǒng)。

應用案例

該參考設(shè)計的硬件平臺采用DK_START_GW2A18-PG256 開發(fā)板（FPGA 型號為GW2A-18K），主要實現(xiàn)相電流采集、相電流補償、電機編碼器接口、FOC current Loop IP、轉(zhuǎn)子初始化及FSMC 接口功能，其中pwm 波的頻率為16KHz，電流環(huán)的更新頻率亦為16KHz。

基于STM32F407 的最小系統(tǒng)板，主要實現(xiàn)位置環(huán)和速度環(huán)，其中位置環(huán)和速度環(huán)的更新頻率為2KHz。

電機驅(qū)動板，母線電壓為24V，采用6 單元MOSFET 結(jié)構(gòu)，板上含有帶SPI 接口的SAR 型ADC 芯片，分別對U/V 兩相上橋臂進行電流采樣。

帶增量式/絕對式編碼器的PMSM 電機（demo 均支持），其中增強式編碼器采用4x模式，角度分辨率為一圈4000。而絕對式編碼器采用RS485 電平，角度分辨率為一圈2^23，在demo 中，只用了絕對式編碼器的高16bit，也就是說電機轉(zhuǎn)一圈計數(shù)值從0~65536。注，后續(xù)的分析默認是基于絕對式編碼器。

stm32 與FPGA 采用異步FSMC的并行總線進行交互數(shù)據(jù)，交互方式為中斷觸發(fā)。

GW FOC 應用參考案例

編輯：jq