0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

鎖相環(huán)的基本構(gòu)成及在SDH設(shè)備中的應(yīng)用

電子設(shè)計 ? 來源:電子工程師 ? 作者:郝培育,唐普英 ? 2021-05-27 11:03 ? 次閱讀

SDH(同步數(shù)字系列)是光同步數(shù)字傳輸技術(shù),它以獨特的幀結(jié)構(gòu)把數(shù)字流包封成STM(同步傳輸模式)信號進(jìn)行傳輸,根據(jù)不同的需求,傳輸速率有不同的等級(STM-N,N=1/4/16/64,分別為155 Mbit/s、622 Mbit/s、2.5 Gbit/s和2.5 Gbit/s)。許多不同格式的業(yè)務(wù)都可以通過包封成STM的幀結(jié)構(gòu)在SDH網(wǎng)絡(luò)中傳輸,比如PDH、IP和ATM等,現(xiàn)階段在數(shù)據(jù)傳輸領(lǐng)域SDH技術(shù)被廣泛地應(yīng)用。

SDH網(wǎng)絡(luò)作為數(shù)字網(wǎng),傳輸?shù)臄?shù)據(jù)都是數(shù)字流,這種特性要求網(wǎng)絡(luò)必須是同步的,即網(wǎng)絡(luò)中的所有交換節(jié)點的時鐘頻率和相位都被控制在預(yù)先確定的容差范圍內(nèi),以便使網(wǎng)內(nèi)各交換節(jié)點的全部數(shù)字流實現(xiàn)正確有效的交換,否則會在數(shù)字交換機的緩存器中產(chǎn)生信息比特的溢出和取空,導(dǎo)致數(shù)字流的滑動損傷,造成數(shù)據(jù)出錯。

在同步技術(shù)中,鎖相環(huán)的應(yīng)用十分廣泛,尤其是在數(shù)字通信領(lǐng)域,鎖相環(huán)更是發(fā)揮了極大的作用。本文從分析鎖相環(huán)的特性開始,詳細(xì)介紹了鎖相環(huán)在SDH同步網(wǎng)絡(luò)中的應(yīng)用。

1 鎖相環(huán)的特性

1.1 鎖相環(huán)的基本構(gòu)成

鎖相環(huán)是一個相位的負(fù)反饋控制系統(tǒng),它通常由PD(鑒相器)、LF(環(huán)路濾波器)和VCO(壓控振蕩器)3個基本部件組成。PD是一個相位比較器,比較2個輸入信號的相位,產(chǎn)生誤差相位,并轉(zhuǎn)換為誤差電壓Vd(f);LF是一個低通濾波器,用來濾除Vd(t)中的高頻成分,起濾波平滑作用,以保證環(huán)路穩(wěn)定和改善環(huán)路跟蹤性能,最終輸出控制電壓Vc(t);VCO是一個電壓/頻率變換裝置,產(chǎn)生本地振蕩頻率,其振蕩頻率受Vc(t)控制,產(chǎn)生頻率偏移,從而跟蹤輸入信號的頻率。

整個鎖相環(huán)路根據(jù)輸入信號與本地振蕩信號之間的相位誤差對本地振蕩信號的相位進(jìn)行連續(xù)不斷的反饋調(diào)節(jié),從而達(dá)到使本地振蕩信號相位跟蹤輸入信號相位的目的。

1.2 鎖相環(huán)的數(shù)學(xué)模型

以正弦信號為例分析鎖相環(huán)的工作原理。設(shè)輸入信號為:

由式(7)可以看出,此時輸出信號的頻率與輸入信號頻率相同,表明環(huán)路已經(jīng)鎖定。

綜上,鎖相環(huán)具有良好的跟蹤特性,如果環(huán)路參數(shù)選擇合適;輸出頻率能夠很容易跟蹤輸入頻率,從而環(huán)路達(dá)到鎖定。

2 SDH網(wǎng)絡(luò)的同步方式

SDH網(wǎng)絡(luò)普遍采用分級主從同步方式,時鐘的級別被ITU-T劃分為以下4類:

a) 基準(zhǔn)主時鐘:G.811規(guī)范為PRC,Primary Ref-erence Source;

b) 轉(zhuǎn)結(jié)局從時鐘:G.812規(guī)范為SSU-A,Primary-Synchronization Supply Unit;

c) 端局從時鐘:C.812規(guī)范為SSU-B,Second Lev-el-SSU;

d) SDH設(shè)備時鐘:c.813規(guī)范為SEC,SDH EquIPMent Clock。

時鐘結(jié)構(gòu)通常采用樹型,每一級時鐘都與其上一級時鐘同步;其中PRC(主基準(zhǔn)時鐘)處于樹型結(jié)構(gòu)的最頂端,是網(wǎng)絡(luò)中最高一級的時鐘,具有極高的精度和穩(wěn)定度。同步網(wǎng)將PRC信號送到網(wǎng)內(nèi)各級交換節(jié)點,然后通過鎖相環(huán)使本地時鐘鎖定到收到的PRC上,從而網(wǎng)內(nèi)各交換節(jié)點時鐘都與PRC同步。同時,為了保持網(wǎng)絡(luò)的穩(wěn)定,都會對PRC采用多重備份,以防止PRC出問題而導(dǎo)致全網(wǎng)故障。

SDH網(wǎng)絡(luò)又把全網(wǎng)劃分為幾個同步區(qū),每個同步區(qū)有其LPR(區(qū)域基準(zhǔn)時鐘),符合G.811標(biāo)準(zhǔn);LPR可接收全網(wǎng)的PRC,從而達(dá)到同步,每個LPR盡管有差異,但差異極小,所以區(qū)域之間接近同步,稱為偽同步方式。在區(qū)域內(nèi)部就是各個轉(zhuǎn)結(jié)局了,局內(nèi)有BITS(大樓綜合定時系統(tǒng)),它既呵產(chǎn)生符合G.812標(biāo)準(zhǔn)的時鐘,又可接收外部更高級別的時鐘,從而跟蹤至全網(wǎng)PRC,同時也可以利用SDH的STM-N信號傳送時鐘信號;再往下一級,其局內(nèi)的SDH設(shè)備網(wǎng)元直接從BITS獲取定時,從而網(wǎng)絡(luò)中的各個網(wǎng)元最終都達(dá)到同步。

3 SDH設(shè)備的時鐘功能結(jié)構(gòu)

其中:T1為STM-N輸入接口;T2為PDH輸入接口;T3為外定時輸入接口。設(shè)備町從T1、T2和T3獲得外部定時信號的輸入。各個選擇器具有對輸人的時鐘信號進(jìn)行選擇最優(yōu)的功能,根據(jù)預(yù)制條件選擇出最優(yōu)的時鐘信號;同時設(shè)備內(nèi)置SETC(同步設(shè)備定時發(fā)生器),即SEC(SDH設(shè)備時鐘),可以自己產(chǎn)生時鐘信號,它是一個數(shù)字鎖相環(huán),可對選擇器B輸出的高級別時鐘進(jìn)行同步,從而輸出穩(wěn)定的時鐘T0,T0為滿足G.812要求,為SDH設(shè)備內(nèi)各部分提供系統(tǒng)時鐘信號,從而實現(xiàn)網(wǎng)同步;同時,設(shè)備還具有向其他SDH設(shè)備提供定時信號功能,這部分功能由選擇器C來實現(xiàn),選擇器C從T0和選擇器A中選擇最優(yōu)時鐘,經(jīng)過鎖相環(huán)處理,最后輸出滿足G.813要求的定時信號T4。

4 鎖相環(huán)在SDH設(shè)備中的應(yīng)用

由上述分析可知,設(shè)備中有兩處用到了鎖相環(huán),一處是系統(tǒng)同步時鐘鎖相環(huán),另一處是導(dǎo)出時鐘鎖相環(huán)。

上半部分的鎖相環(huán)為SETG,足一個數(shù)字鎖相環(huán),其中數(shù)字LF由CPU軟件實現(xiàn),PD由FPGA實現(xiàn);PD對由選擇器B選擇出來的定時基準(zhǔn)信號和VCO分頻產(chǎn)生的信號進(jìn)行數(shù)字鑒相,經(jīng)過CPU濾波處理和D/A轉(zhuǎn)換產(chǎn)生一個控制電壓,從而對VCO進(jìn)行頻率控制,由此構(gòu)成一個反饋回路,當(dāng)定時基準(zhǔn)的頻率以及抖動漂移性能在一定范圍之內(nèi)時,最終本地VCO能同步到定時基準(zhǔn)??驁D的下半部分為輸出時鐘的鎖相環(huán),是一個模擬鎖相環(huán),不涉及軟件的控制,其原理和數(shù)字鎖相環(huán)相同,最終也輸出鎖定于輸入的穩(wěn)定的時鐘信號,為其他SDH設(shè)備的時鐘輸入。

5 鎖相環(huán)特性分析

這種應(yīng)用的最大特點在于鎖相環(huán)SETG由CPU軟件控制。與模擬環(huán)相比,數(shù)字環(huán)具有參數(shù)調(diào)節(jié)方便,快速鎖定,性能穩(wěn)定等特點。更重要的是,此方案使得SDH設(shè)備網(wǎng)元工作的范圍更寬更靈活,當(dāng)同步網(wǎng)中的基準(zhǔn)時鐘工作正常時,SETG通過鎖相環(huán)同步于基準(zhǔn)時鐘,使設(shè)備處于網(wǎng)同步狀態(tài);當(dāng)設(shè)備中的基準(zhǔn)時鐘失效,或者時鐘傳送鏈路失效時,SETG通過軟件保存失效之前的頻率信息作為其輸入基準(zhǔn)而工作,仍然在相當(dāng)長的時間內(nèi)保持網(wǎng)絡(luò)同步,以換回解決故障的時間,此時通過T4鎖相環(huán)仍然向下一級網(wǎng)元提供時鐘信號。即使是最糟糕的情況下,輸入基準(zhǔn)時鐘也丟失了,但是鎖相環(huán)還有自己的VCO可以工作在自由振蕩模式,但是這種模式已經(jīng)很不穩(wěn)定了。

6 結(jié)束語

在實際應(yīng)用中,這種同步應(yīng)用方案是很具有參考價值的,它不僅可以用于SDH網(wǎng)絡(luò)的同步,對于其他數(shù)字網(wǎng)絡(luò),針對其網(wǎng)絡(luò)特點,也可以移植過去使用。

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    35

    文章

    576

    瀏覽量

    87544
  • 濾波器
    +關(guān)注

    關(guān)注

    158

    文章

    7596

    瀏覽量

    176575
  • 振蕩器
    +關(guān)注

    關(guān)注

    28

    文章

    3758

    瀏覽量

    138500
收藏 人收藏

    評論

    相關(guān)推薦

    鎖相環(huán)電路

    鎖相環(huán)電路 鎖相環(huán)
    發(fā)表于 09-25 14:28 ?7120次閱讀
    <b class='flag-5'>鎖相環(huán)</b>電路

    什么是鎖相環(huán) 鎖相環(huán)的組成 鎖相環(huán)選型原則有哪些呢?

    大家都知道鎖相環(huán)很重要,它是基石,鎖相環(huán)決定了收發(fā)系統(tǒng)的基礎(chǔ)指標(biāo),那么如此重要的鎖相環(huán)選型原則有哪些呢?
    的頭像 發(fā)表于 08-01 09:37 ?5023次閱讀
    什么是<b class='flag-5'>鎖相環(huán)</b> <b class='flag-5'>鎖相環(huán)</b>的組成 <b class='flag-5'>鎖相環(huán)</b>選型原則有哪些呢?

    鎖相環(huán)電力系統(tǒng)的應(yīng)用

    1、電力系統(tǒng)鎖相環(huán)與其他領(lǐng)域鎖相環(huán)的區(qū)別鎖相環(huán)這個概念很早就聽說過,但是一直不明白是什么意思,很多地方都能遇到,搞不懂
    發(fā)表于 01-04 22:57

    模擬鎖相環(huán)應(yīng)用實驗

    一、實驗?zāi)康?、掌握模擬鎖相環(huán)的組成及工作原理。2、學(xué)習(xí)用集成鎖相環(huán)構(gòu)成鎖相解調(diào)電路。3、學(xué)習(xí)用集成鎖相環(huán)
    發(fā)表于 03-22 11:44 ?127次下載

    鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思

    鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思 PLL的概念 我們所說的PLL。其
    發(fā)表于 03-23 10:47 ?6098次閱讀

    數(shù)字鎖相環(huán)(DPLL),數(shù)字鎖相環(huán)(DPLL)是什么?

    數(shù)字鎖相環(huán)(DPLL),數(shù)字鎖相環(huán)(DPLL)是什么? 背景知識: 隨著數(shù)字電路技術(shù)的發(fā)展,數(shù)字鎖相環(huán)調(diào)制解調(diào)、頻率合成、FM 立體聲解碼、彩色副
    發(fā)表于 03-23 15:06 ?5698次閱讀

    鎖相環(huán)

    鎖相環(huán)英文為PLL,即PLL鎖相環(huán)??梢苑譃槟M鎖相環(huán)和數(shù)字鎖相環(huán)。兩種分類的鎖相環(huán)原理有較大區(qū)別,通過不同的
    發(fā)表于 10-26 12:40
    <b class='flag-5'>鎖相環(huán)</b>

    鎖相環(huán)電路

    有關(guān)鎖相環(huán)的部分資料,對制作鎖相環(huán)有一定的幫助。
    發(fā)表于 10-29 14:16 ?63次下載

    基于FPGA設(shè)計的SDH設(shè)備時鐘設(shè)計

    TSP8500 SDH設(shè)備時鐘(SEC)是SDH光傳輸系統(tǒng)的重要組成部分,是SDH設(shè)備構(gòu)建同步網(wǎng)的基礎(chǔ),也是同步數(shù)字體系(
    發(fā)表于 07-22 09:44 ?1575次閱讀
    基于FPGA設(shè)計的<b class='flag-5'>SDH</b><b class='flag-5'>設(shè)備</b>時鐘設(shè)計

    鎖相環(huán)調(diào)制和解調(diào)的應(yīng)用及概念解析

    許多電子設(shè)備要正常工作,通常需要外部的輸入信號與內(nèi)部的振蕩信號同步,利用鎖相環(huán)路就可以實現(xiàn)這個目的。鎖相環(huán)路是一種反饋控制電路,簡稱鎖相環(huán)(PLL)。
    發(fā)表于 01-22 11:18 ?1.4w次閱讀
    <b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>在</b>調(diào)制和解調(diào)<b class='flag-5'>中</b>的應(yīng)用及概念解析

    模擬鎖相環(huán)和數(shù)字鎖相環(huán)區(qū)別

    模擬鎖相環(huán)和數(shù)字鎖相環(huán)的主要區(qū)別在于它們的控制方式不同。模擬鎖相環(huán)是通過模擬電路來控制頻率和相位,而數(shù)字鎖相環(huán)是通過數(shù)字信號處理技術(shù)來控制頻率和相位。此外,模擬
    發(fā)表于 02-15 13:47 ?4624次閱讀

    鎖相環(huán)構(gòu)成和工作原理講解

    鎖相環(huán)電路,是調(diào)頻電路的重要組成之一,鎖相環(huán)電路的原理的認(rèn)識是DDS學(xué)習(xí)的一個重點之一。
    的頭像 發(fā)表于 07-24 15:37 ?2912次閱讀
    <b class='flag-5'>鎖相環(huán)</b>的<b class='flag-5'>構(gòu)成</b>和工作原理講解

    鎖相環(huán)是如何實現(xiàn)倍頻的?

    信號倍頻。本文中,我們將詳細(xì)探討鎖相環(huán)如何實現(xiàn)倍頻。 鎖相環(huán)的基本原理 介紹鎖相環(huán)如何實現(xiàn)倍頻之前,我們先來回顧一下
    的頭像 發(fā)表于 09-02 14:59 ?2466次閱讀

    鎖相環(huán)微機保護(hù)的應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《鎖相環(huán)微機保護(hù)的應(yīng)用.pdf》資料免費下載
    發(fā)表于 10-27 11:05 ?0次下載
    <b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>在</b>微機保護(hù)<b class='flag-5'>中</b>的應(yīng)用

    鎖相環(huán)相位檢測的應(yīng)用

    鎖相環(huán)相位檢測的應(yīng)用? 鎖相環(huán)(PLL)是一種電子技術(shù)中廣泛應(yīng)用的電路,用于調(diào)整一個輸出信號的相位來精確匹配一個參考信號。鎖相環(huán)
    的頭像 發(fā)表于 10-29 11:35 ?680次閱讀