0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何開展FPGA/SoC架構(gòu)設(shè)計工作?

FPGA之家 ? 來源:World of FPGA ? 作者:WoF ? 2021-05-27 11:33 ? 次閱讀

本篇整理自Adam Taylor的設(shè)計教學(xué)博客。

在我寫的大多數(shù)博客里,都演示或解釋了FPGA/SoC的設(shè)計細節(jié)技術(shù)。但是這篇文章將有所不同,因為在這里我要提出另外一個問題。

你該如何開始做可編程邏輯設(shè)計的架構(gòu)?

在我有一次同時在為三個FPGA項目設(shè)計架構(gòu)(作為衛(wèi)星開發(fā)的一部分)時,這個問題浮現(xiàn)在我的腦海中。當(dāng)然,由于最終應(yīng)用場景的原因,該架構(gòu)受到了主承包商和航天局的多次審查。因此,我將盡可能詳細的畫出架構(gòu)圖,以便讓我的設(shè)計團隊可以很輕松地從中進行工作。

可編程邏輯的架構(gòu)設(shè)計可能非常復(fù)雜,因此好的架構(gòu)通常要定義以下幾個元素:

1.模塊需要實現(xiàn)所需的功能,當(dāng)然,這些模塊也可以包含層次結(jié)構(gòu)。

2.每個模塊接收時鐘和時鐘使能,必須考慮如果信號跨越多個時鐘域時的跨時鐘域需求。

3.每個模塊收到的復(fù)位。就像時鐘一樣,必須考慮每個模塊的復(fù)位要求。

4.架構(gòu)中每個模塊接口信號相互連接

高效的架構(gòu)和實現(xiàn)應(yīng)盡可能利用供應(yīng)商的現(xiàn)有IP核。確定可以在整個體系結(jié)構(gòu)中重用的模塊也是明智的,例如控制算法或通信總線。我的設(shè)計中有3個FPGA需要構(gòu)建,因此識別可以通用的模塊將在開發(fā)和驗證過程中節(jié)省大量時間。

接口重用十分劃算,因為它是標(biāo)準(zhǔn)化模塊。使用標(biāo)準(zhǔn)接口(例如AXI,AXI Stream和APB)作為模塊接口,可以在多個設(shè)計中輕松復(fù)用。在我的這個項目中,可能不需要復(fù)用IP核,但在將來的開發(fā)中可能需要相同的功能。

在我的復(fù)雜接口(如ADC/DAC接口、AXI或存儲接口)架構(gòu)圖中,我更喜歡使用一類接口類型,該類型包含所有較低級別的信號。然后可以在體系結(jié)構(gòu)文檔中定義接口類和所有信號。這種方法有幾個優(yōu)點:它使架構(gòu)圖更簡單,并使修改(例如 信號添加或重命名)只需要在一個位置進行。

6a13e3fc-be50-11eb-9e57-12bb97331649.png

在創(chuàng)建架構(gòu)時,我的傳統(tǒng)方法是從筆和紙開始,勾勒出主要的設(shè)計模塊和關(guān)鍵界面。完成此操作后,我將使用Visio將其電子圖形化,以使其添加在文檔中時看起來更加專業(yè)。

當(dāng)然,此圖需要顯示塊之間的所有信號和信號類別。理想情況下,工程師應(yīng)能夠拾取架構(gòu)和架構(gòu)文檔,并根據(jù)其角色開始開發(fā)或驗證。

在研究架構(gòu)時,我對其他工程師如何開發(fā)可編程邏輯架構(gòu)感到好奇,因此我在多個FPGA討論板/論壇上提出了問題并收到了很多有趣的回答。大多數(shù)受訪者表示他們使用了常見的圖紙設(shè)計套件。

我們可以使用這里所有的繪圖包創(chuàng)建漂亮的架構(gòu)圖,有趣的是,有幾個人回答說他們使用Symbolator,而我并不熟悉。

Symbolator是Windows和Linux中的命令行工具,它將讀取VHDL、Verilog和組件聲明然后生成組件圖。然后可以在您首選的圖紙包中使用這些symbol。

直接安裝Symbolator。我們可以使用pip進行安裝,并注意您安裝的時候可能需要安裝一些其他軟件,包括Pycairo,PyGObject和Python-gi-cairo。完成此操作后,您可以使用各種不同格式和表示樣式的組件聲明創(chuàng)建組件symbol。

自從我學(xué)習(xí)到有關(guān)Symbolator的知識以來,我感覺這工具還挺好用,于是決定將它用到我正在設(shè)計的三個架構(gòu)工作中。

Symbolator的介紹地址:https://kevinpt.github.io/symbolator/

我非常喜歡使用清晰的時鐘和數(shù)據(jù)接口組定義來創(chuàng)建block。這一次,我使用Symbolator和Visio完成了架構(gòu)設(shè)計,但對于各位架構(gòu)師來說,每個人都有每個人的習(xí)慣。大家更習(xí)慣如何開展FPGA/SoC架構(gòu)設(shè)計工作呢?

原文標(biāo)題:你一般如何做可編程邏輯設(shè)計的架構(gòu)?

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21621

    瀏覽量

    601241
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4099

    瀏覽量

    217777

原文標(biāo)題:你一般如何做可編程邏輯設(shè)計的架構(gòu)?

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    深入理解 Llama 3 的架構(gòu)設(shè)

    在人工智能領(lǐng)域,對話系統(tǒng)的發(fā)展一直是研究的熱點之一。隨著技術(shù)的進步,我們見證了從簡單的基于規(guī)則的系統(tǒng)到復(fù)雜的基于機器學(xué)習(xí)的模型的轉(zhuǎn)變。Llama 3,作為一個假設(shè)的先進對話系統(tǒng),其架構(gòu)設(shè)計融合了
    的頭像 發(fā)表于 10-27 14:41 ?463次閱讀

    邊緣計算架構(gòu)設(shè)計最佳實踐

    邊緣計算架構(gòu)設(shè)計最佳實踐涉及多個方面,以下是一些關(guān)鍵要素和最佳實踐建議: 一、核心組件與架構(gòu)設(shè)計 邊緣設(shè)備與網(wǎng)關(guān) 邊緣設(shè)備 :包括各種嵌入式設(shè)備、傳感器、智能手機、智能攝像頭等,負責(zé)采集原始數(shù)據(jù)
    的頭像 發(fā)表于 10-24 14:17 ?308次閱讀

    FPGA芯片架構(gòu)和資源有深入的理解,精通Verilog HDL、VHDL

    崗位職責(zé) 1.負責(zé)FPGA架構(gòu)設(shè)計、代碼編寫、仿真等; 2.協(xié)同軟、硬件工程師完成系統(tǒng)聯(lián)調(diào)和測試; 3.負責(zé)項目中FPGA設(shè)計的相關(guān)文檔編寫及維護; 任職要求 1.碩士及以上學(xué)歷,電子、通信
    發(fā)表于 09-15 15:23

    FPGA設(shè)計中,對SPI進行參數(shù)化結(jié)構(gòu)設(shè)

    今天給大俠帶來FPGA設(shè)計中,對SPI進行參數(shù)化結(jié)構(gòu)設(shè)計,話不多說,上貨。 為了避免每次SPI驅(qū)動重寫,直接參數(shù)化,盡量一勞永逸。SPI master有啥用呢,你發(fā)現(xiàn)各種外圍芯片的配置一般
    發(fā)表于 05-07 16:09

    FPGA設(shè)計中,對SPI進行參數(shù)化結(jié)構(gòu)設(shè)

    今天給大俠帶來FPGA設(shè)計中,對SPI進行參數(shù)化結(jié)構(gòu)設(shè)計,話不多說,上貨。 為了避免每次SPI驅(qū)動重寫,直接參數(shù)化,盡量一勞永逸。SPI master有啥用呢,你發(fā)現(xiàn)各種外圍芯片的配置一般
    發(fā)表于 04-11 18:29

    交換芯片架構(gòu)設(shè)

    交換芯片的架構(gòu)設(shè)計是網(wǎng)絡(luò)設(shè)備性能和功能的關(guān)鍵。一個高效的交換芯片架構(gòu)能夠處理大量的數(shù)據(jù)流量,支持高速數(shù)據(jù)傳輸,并提供先進的網(wǎng)絡(luò)功能。
    的頭像 發(fā)表于 03-21 16:28 ?481次閱讀

    交換芯片架構(gòu)設(shè)

    交換芯片架構(gòu)設(shè)計是網(wǎng)絡(luò)通信中的關(guān)鍵環(huán)節(jié),它決定了交換機的性能、功能和擴展性。
    的頭像 發(fā)表于 03-18 14:12 ?613次閱讀

    fpga芯片架構(gòu)介紹

    FPGA(現(xiàn)場可編程門陣列)芯片架構(gòu)是一種高度靈活和可編程的集成電路架構(gòu),它以其獨特的結(jié)構(gòu)和功能,在現(xiàn)代電子系統(tǒng)中扮演著至關(guān)重要的角色。FPGA芯片
    的頭像 發(fā)表于 03-15 14:56 ?669次閱讀

    fpga芯片和soc芯片的區(qū)別

    FPGA芯片和SoC芯片在多個方面存在顯著的區(qū)別。
    的頭像 發(fā)表于 03-14 17:28 ?2720次閱讀

    fpga是什么架構(gòu)

    FPGA(現(xiàn)場可編程門陣列)的架構(gòu)主要由可配置邏輯模塊(CLB)、輸入/輸出模塊(IOB)以及可編程互連資源組成。
    的頭像 發(fā)表于 03-14 17:05 ?788次閱讀

    華為企業(yè)架構(gòu)設(shè)計方法及實例

    企業(yè)架構(gòu)是一項非常復(fù)雜的系統(tǒng)性工程。公司在充分繼承原有架構(gòu)方法基礎(chǔ)上,博采眾家之長,融合基于職能的業(yè)務(wù)能力分析與基于價值的端到端流程分析,將”傳統(tǒng)架構(gòu)設(shè)計(TOGAF)”與“領(lǐng)域驅(qū)動(DDD)”方法相結(jié)合。
    發(fā)表于 01-30 09:40 ?818次閱讀
    華為企業(yè)<b class='flag-5'>架構(gòu)設(shè)</b>計方法及實例

    AMD率先推出符合DisplayPort? 2.1 8K視頻標(biāo)準(zhǔn)的FPGA和自適應(yīng)SoC

    AMD UltraScale+ FPGA 和 AMD Versal 自適應(yīng) SoC 產(chǎn)品系列已率先成為業(yè)界符合 VESA DisplayPort 2.1 標(biāo)準(zhǔn)的 FPGA 和自適應(yīng) SoC
    的頭像 發(fā)表于 01-24 09:18 ?423次閱讀

    智能座艙主流音頻架構(gòu)設(shè)計方案

    蔚來汽車NT1/NT2平臺座艙音頻系統(tǒng)的軟件架構(gòu)設(shè)計和研發(fā)工作都由我負責(zé),涉及到Android、QNX、Hypervisor等系統(tǒng)的音頻設(shè)計。今
    發(fā)表于 12-28 16:54 ?1149次閱讀
    智能座艙主流音頻<b class='flag-5'>架構(gòu)設(shè)</b>計方案

    揭秘GPU: 高端GPU架構(gòu)設(shè)計的挑戰(zhàn)

    在計算領(lǐng)域,GPU(圖形處理單元)一直是性能飛躍的代表。眾所周知,高端GPU的設(shè)計充滿了挑戰(zhàn)。GPU的架構(gòu)創(chuàng)新,為軟件承接大模型訓(xùn)練和推理場景的人工智能計算提供了持續(xù)提升的硬件基礎(chǔ)。GPU架構(gòu)設(shè)
    的頭像 發(fā)表于 12-21 08:28 ?832次閱讀
    揭秘GPU: 高端GPU<b class='flag-5'>架構(gòu)設(shè)</b>計的挑戰(zhàn)

    汽車電子電氣架構(gòu)設(shè)計仿真解決方案

    本文將介紹面向服務(wù)(SOA)的汽車TSN網(wǎng)絡(luò)架構(gòu),并探討RTaW-Pegase仿真與設(shè)計軟件在TSN網(wǎng)絡(luò)設(shè)計中的應(yīng)用。通過RTaW將設(shè)計問題分解,我們可以更好地理解汽車電子電氣架構(gòu)設(shè)計的過程。
    的頭像 發(fā)表于 11-13 15:08 ?1190次閱讀
    汽車電子電氣<b class='flag-5'>架構(gòu)設(shè)</b>計仿真解決方案