0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

探究FPGA的多速率信號處理技術(shù)

FPGA之家 ? 來源:西安電子科技大學(xué) ? 作者:陳婷 ? 2021-06-01 11:02 ? 次閱讀

多速率技術(shù)已廣泛應(yīng)用于數(shù)字音頻處理、語音處理、頻譜分析、無線通信、雷達(dá)等領(lǐng)域。作為一項(xiàng)常用信號處理技術(shù),FPGA攻城獅有必要了解如何應(yīng)用該技術(shù),解決實(shí)際系統(tǒng)中的多速率信號處理問題。

01什么是多速率信號處理

多速率信號處理,是指對同時(shí)存在兩個(gè)以上數(shù)據(jù)速率的系統(tǒng)進(jìn)行信號處理。在軟件無線電(SDR)中,多速率技術(shù)得到普遍應(yīng)用。在實(shí)際系統(tǒng)中,需要處理的數(shù)據(jù)量越來越大,并且對處理速度的要求越來越高,經(jīng)常是Gb/s級別。多速率技術(shù)已廣泛應(yīng)用于數(shù)字音頻處理、語音處理、頻譜分析、無線通信、雷達(dá)等領(lǐng)域。

一般情況下,多速率系統(tǒng)能夠比單速率系統(tǒng)更為有效地處理信號,在多速率系統(tǒng)內(nèi)部各節(jié)點(diǎn),根據(jù)設(shè)計(jì)需要,進(jìn)行內(nèi)插和抽取,從而滿足AD/DA和基帶速率需求。

在工程中,中頻采樣技術(shù)使用廣泛,在中頻對模擬信號進(jìn)行數(shù)字化,依據(jù)的是帶通采樣定理。我們知道,對于低通模擬信號進(jìn)行抽樣,遵循奈奎斯特抽樣定理,也就是抽樣頻率fs需要大于等于模擬信號最高頻率fH的2倍,才能對數(shù)字化后的信號無失真恢復(fù)出原始信號。

學(xué)習(xí)過通信原理的同學(xué)都知道,通過調(diào)制解調(diào)技術(shù),我們可以實(shí)現(xiàn)頻譜搬移,并實(shí)現(xiàn)遠(yuǎn)距離通信。從基帶信號到射頻信號,從理論上講,我們可以一步到位,直接將低頻的基帶信號調(diào)制到射頻,這樣的技術(shù)叫零中頻。零中頻結(jié)構(gòu)簡單,有利于集成和降低成本,在終端獲得廣泛應(yīng)用。當(dāng)然零中頻存在兩個(gè)弱點(diǎn):直流偏置和閃爍噪聲。直流偏置因本振泄露導(dǎo)致,閃爍噪聲則與頻率有關(guān),頻率越高,閃爍噪聲越小,反之越大。

在早期的實(shí)際系統(tǒng)中,基帶信號經(jīng)過兩步走達(dá)到射頻:先將基帶調(diào)制到中頻,達(dá)到幾百M(fèi)Hz,然后再次調(diào)制,達(dá)到射頻,GHz級別。接收機(jī)則采用兩次降頻到基帶。這樣的結(jié)構(gòu)叫超外差結(jié)構(gòu),應(yīng)用廣泛。

再回到帶通采樣。對于帶通信號,其頻譜位于某一頻率區(qū)間,其帶寬B=fH-fL,則此時(shí)的采樣率fs需滿足:

d392cbb8-c238-11eb-9e57-12bb97331649.png

由于此時(shí)的采樣率已超過了奈奎斯特定義的最低采樣率,進(jìn)而被稱為過采樣。過采樣的好處是,可以將采樣過程中固有的量化噪聲均勻地分散在更大的帶寬上,從而降低有效信號帶寬上的噪聲功率。再通過數(shù)字濾波器對帶外噪聲進(jìn)行衰減,從而得到比臨界采樣信號更優(yōu)的信噪比。

ADC的采樣率過高,會給FPGA進(jìn)行數(shù)據(jù)處理帶來壓力。我們一方面希望利用過采樣的優(yōu)點(diǎn),另一方面,我們不希望FPGA處理過于復(fù)雜,于是通過降低數(shù)字信號采樣率來滿足基帶處理需求,這就是抽取。

實(shí)際上,抽取并不難理解,我們可以與生活中的抽樣調(diào)查聯(lián)系起來。樣本(數(shù)據(jù))過大,統(tǒng)計(jì)(處理)起來就復(fù)雜。比如,讓你去調(diào)查一下,成都的FPGAer的平均薪資。你可能會從招聘網(wǎng)站、朋友、同事等了解到相關(guān)信息,從而大概知道成都的FPGA平均薪資水平,當(dāng)然不可能去把每一個(gè)FPGAer都問一遍,再做統(tǒng)計(jì),于是有了抽樣調(diào)查。

在利用FPGA進(jìn)行信號處理時(shí),抽取后的信號,數(shù)據(jù)率相對較低,因而能夠有效降低系統(tǒng)對FPGA資源的占用。這就好比吃飯,你不能吃太快,送到嘴里先嚼幾下再咽下去,降低吞的頻率。

在一些系統(tǒng)中,則需要提高采樣率,即為內(nèi)插。將數(shù)字基帶信號搬移到目標(biāo)載頻后,通過內(nèi)插的方式得到更高的采樣率,從而驅(qū)動(dòng)高速DAC。為什么需要采樣率高的DAC呢?這是因?yàn)镈AC采樣率越高,其輸出端頻譜圖像之間的頻域分離度越高,這樣可以簡化DAC后的模擬濾波器工作,提升信噪比。

以抽取和內(nèi)插為代表的多速率信號處理技術(shù)的典型應(yīng)用即為數(shù)字下變頻DDC(Digital Down Conversion)和數(shù)字上變頻DUC(Digital Up Conversion),這對于從事無線通信的同學(xué)來說,耳熟能詳。

02

多速率信號處理的核心

總結(jié)起來,多速率信號處理,其目的在于改變原有數(shù)字信號的頻率,通過抽取實(shí)現(xiàn)降低采樣速率,通過內(nèi)插來實(shí)現(xiàn)提高采樣速率,但抽取或內(nèi)插的前提是,需要保證有用信號頻帶內(nèi)沒有頻譜混疊,繼而需要各種新式的濾波器來實(shí)現(xiàn)。

多速率信號處理的核心:抽取、內(nèi)插、低通濾波。實(shí)質(zhì)上不難看出,設(shè)計(jì)的難點(diǎn)在于濾波器。多速率濾波器實(shí)質(zhì)上是具有線性相位的FIR濾波器,通常濾波器需要工作在很高的速率上,因而需要考慮如何減少運(yùn)算量和運(yùn)算復(fù)雜度。

常用的多速率濾波器主要有:多速率FIR濾波器、積分梳狀(CIC)濾波器和半帶濾波器。

多速率FIR濾波器由于信號速率高,需要工作在很高的頻率上,大量的乘法器參與運(yùn)算會導(dǎo)致資源消耗多、功耗大等問題,這對于FPGA片內(nèi)有限的資源來說,實(shí)際操作不太可取,因此實(shí)際使用較少。CIC濾波器和半帶濾波器結(jié)構(gòu)簡單,實(shí)現(xiàn)方便,性能良好,在軟件無線電中得到廣泛使用。

特別是在DDC和DUC中,將不同的濾波器進(jìn)行組合實(shí)現(xiàn)需求。例如,在接收機(jī)中,采用CIC濾波器作為第一級濾波器,完成抽取和低通濾波;在第二級采用FIR實(shí)現(xiàn)的半帶濾波器,此時(shí)的工作頻率較低,濾波器參數(shù)得到優(yōu)化,可以用較低的階數(shù)實(shí)現(xiàn),節(jié)省資源和降低功耗。

對于無線通信,收、發(fā)兩端都存在多速率處理,這里我們將發(fā)射機(jī)的多速率處理叫做多速率發(fā)送處理器,相應(yīng)地,在接收端,叫做多速率接收處理器。

需要注意的是,如果我們只做基帶信號處理,可能你是不會去接觸如何設(shè)計(jì)濾波器,完成DDC或者DUC。同樣,在基帶處理中,因分工問題,你可能無法一個(gè)人完成整個(gè)鏈路的設(shè)計(jì),但對于處于邊工作邊學(xué)習(xí)階段的我們,誰甘愿一直做一個(gè)模塊,到時(shí)候只會一個(gè)功能部件設(shè)計(jì),其余的不會,這會對職業(yè)生涯發(fā)展構(gòu)成威脅。

回到對多速率發(fā)送和接收處理器的討論中,看看其一般設(shè)計(jì)過程。

03多速率發(fā)送處理器設(shè)計(jì)

對于發(fā)射端來講,基帶信號需要經(jīng)過多速率發(fā)送處理器處理后,再進(jìn)行數(shù)/模轉(zhuǎn)換(DAC)。多速率發(fā)送處理器的一般結(jié)構(gòu),主要由四部分組裝成:可編程插值FIR濾波器(RCF)、兩個(gè)固定系數(shù)的FIR濾波器(FFIR)、高速的CIC插值濾波器以及數(shù)控頻率振蕩器(NCO)。

RCF完成對輸入信號的采樣,采樣倍數(shù)1~16,由于需要工作在高速時(shí)鐘下,其階數(shù)一般不會太高。FFIR對輸入信號進(jìn)行2倍采樣,如果FFIR的帶寬達(dá)到輸入采樣率的一半,則能夠有效抑制帶外信號的噪聲。CIC濾波器一般采用2~5階,完成對輸入信號1~32倍的采樣,其有效的線性相位沖激響應(yīng)是由其插值率決定。NCO主要完成兩件事:一是產(chǎn)生載波頻率,二是完成數(shù)據(jù)調(diào)制的復(fù)數(shù)乘法。NCO需要高比特?cái)?shù)的頻率調(diào)諧精度,并需要抑制幅度和相位抖動(dòng)來無雜散動(dòng)態(tài)范圍。

04多速率接收處理器設(shè)計(jì)

在無線通信中,多速率接收處理器在ADC之后工作,主要包含五部分:數(shù)控頻率振蕩器(NCO)、高速的CIC抽取濾波器、可編程抽取FIR半帶濾波器(FIR HB)、兩個(gè)固定系數(shù)的FIR濾波器(FFIR)、以及自動(dòng)增益控制模塊(AGC),其結(jié)構(gòu)如圖所示。

其中,NCO、CIC、FIR HB、FFIR的功能和實(shí)現(xiàn)與發(fā)送端類似。AGC模塊主要自適應(yīng)地調(diào)整信號通道增益,確保不超出模擬信號的線性范圍,或保證數(shù)字信號不超出有效字長的限制,從而保證信號在一個(gè)動(dòng)態(tài)范圍都能工作。

在工程中,我們需要關(guān)注以下設(shè)計(jì)要點(diǎn):

設(shè)計(jì)要點(diǎn)

抽?。合虏蓸悠?抗混疊濾波器設(shè)計(jì)

插值:抗鏡像濾波器+上采樣器設(shè)計(jì)

CIC濾波器設(shè)計(jì)

FIR半帶濾波器設(shè)計(jì)

多相分解技術(shù)

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    18927

    瀏覽量

    227231
  • 濾波器
    +關(guān)注

    關(guān)注

    158

    文章

    7596

    瀏覽量

    176581
  • AD
    AD
    +關(guān)注

    關(guān)注

    27

    文章

    865

    瀏覽量

    149824
  • 信號處理
    +關(guān)注

    關(guān)注

    48

    文章

    969

    瀏覽量

    102989
  • SDR
    SDR
    +關(guān)注

    關(guān)注

    7

    文章

    232

    瀏覽量

    50309

原文標(biāo)題:基于FPGA的多速率信號處理技術(shù)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    AD采集FPGA做fft處理信號的問題

    是不是就是20KHz呢?這樣是不是就能滿足每通道采樣頻率為信號頻率的4倍呢? 對采集到的信號進(jìn)行fft處理,以得到指定頻率點(diǎn)的幅度值,指定的頻率點(diǎn)都集中在200Hz以內(nèi),且都精確到了小數(shù)點(diǎn)后一位,也就是說
    發(fā)表于 08-29 09:22

    FPGA異步信號處理方法

    FPGA(現(xiàn)場可編程門陣列)在處理異步信號時(shí),需要特別關(guān)注信號的同步化、穩(wěn)定性以及潛在的亞穩(wěn)態(tài)問題。由于異步信號可能來自不同的時(shí)鐘域或外部設(shè)
    的頭像 發(fā)表于 07-17 11:10 ?661次閱讀

    案例分享!RK3568 + FPGA通道AD采集處理與顯示

    案例展示測試數(shù)據(jù)匯總表1本文帶來的是基于瑞芯微RK3568J+紫光同創(chuàng)Logos-2的ARM+FPGA通道AD采集處理與顯示案例。本次案例演示的開發(fā)環(huán)境如下:Windows開發(fā)環(huán)境
    的頭像 發(fā)表于 06-27 15:19 ?499次閱讀
    案例分享!RK3568 + <b class='flag-5'>FPGA</b><b class='flag-5'>多</b>通道AD采集<b class='flag-5'>處理</b>與顯示

    信號處理技術(shù):現(xiàn)代通信技術(shù)的基石

    隨著信息技術(shù)的飛速發(fā)展,通信技術(shù)的每一次革新都極大地改變了人們的生活方式。而在這背后,信號處理技術(shù)作為通信
    的頭像 發(fā)表于 05-25 18:00 ?419次閱讀

    基于FPGA通道高速信號采集與處理平臺設(shè)計(jì)方案

    以核心處理板為核心,由信號源產(chǎn)生的待處理模擬信號通過同軸線纜連接到核心處理板的信號接口,同時(shí),連
    發(fā)表于 04-17 11:20 ?695次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>多</b>通道高速<b class='flag-5'>信號</b>采集與<b class='flag-5'>處理</b>平臺設(shè)計(jì)方案

    基于速率DA的根升余弦濾波器的FPGA實(shí)現(xiàn)

    。當(dāng)輸入位寬過大時(shí),可以通過將DA算法改進(jìn)成并行結(jié)構(gòu)而獲得更快的處理速度。根據(jù)文獻(xiàn)[3],對速率系統(tǒng)來說,還可以引入多相結(jié)構(gòu)來減少計(jì)算量,提高處理速度。本文針對根升余弦成形濾波器提出
    發(fā)表于 03-25 14:21

    EMC技術(shù):未來趨勢下的應(yīng)用與發(fā)展探究?

    EMC技術(shù):未來趨勢下的應(yīng)用與發(fā)展探究?|深圳比創(chuàng)達(dá)電子EMC
    的頭像 發(fā)表于 03-20 10:24 ?386次閱讀
    EMC<b class='flag-5'>技術(shù)</b>:未來趨勢下的應(yīng)用與發(fā)展<b class='flag-5'>探究</b>?

    常見的模擬信號處理技術(shù)有哪些?

    模擬信號處理是指對連續(xù)時(shí)間的信號進(jìn)行處理和分析的技術(shù)。它在許多領(lǐng)域中都有廣泛的應(yīng)用,包括通信、音頻處理
    的頭像 發(fā)表于 12-08 10:46 ?1579次閱讀

    ADV7842是否支持信號同步處理?

    您好,項(xiàng)目方案上計(jì)劃解碼HDMI信號,同時(shí)從CVBS信號獲取CC數(shù)據(jù)。 請問下,ADV7842支持信號同步處理嗎?例如HDMI+CVBS
    發(fā)表于 11-29 06:45

    面向汽車系統(tǒng)的信號處理技術(shù)

    電子發(fā)燒友網(wǎng)站提供《面向汽車系統(tǒng)的信號處理技術(shù).pdf》資料免費(fèi)下載
    發(fā)表于 11-24 09:40 ?0次下載
    面向汽車系統(tǒng)的<b class='flag-5'>信號</b><b class='flag-5'>處理</b><b class='flag-5'>技術(shù)</b>

    基于FPGA和TMS320C40 DSP的可編程通用信號處理背板設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《基于FPGA和TMS320C40 DSP的可編程通用信號處理背板設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 11-08 14:54 ?0次下載
    基于<b class='flag-5'>FPGA</b>和TMS320C40 DSP的可編程通用<b class='flag-5'>信號</b><b class='flag-5'>處理</b>背板設(shè)計(jì)

    LabVIEW開發(fā)速率實(shí)時(shí)混合仿真

    LabVIEW開發(fā)速率實(shí)時(shí)混合仿真 混合仿真是一種子結(jié)構(gòu)技術(shù),通過將數(shù)值建模的優(yōu)點(diǎn)與實(shí)驗(yàn)測試的優(yōu)點(diǎn)相結(jié)合來模擬感興趣的結(jié)構(gòu)。模擬結(jié)構(gòu)的其余部分特別令人感興趣,因此可以進(jìn)行物理復(fù)制,以揭示粘彈性
    發(fā)表于 11-06 19:34

    FPGA測試面臨哪些挑戰(zhàn)?測試方案是什么?

    點(diǎn)擊上方 藍(lán)字 關(guān)注我們 大容量、高速率和低功耗已成為FPGA的發(fā)展重點(diǎn)。 嵌入式邏輯分析工具無法滿足通用性要求,外部測試工具可以把FPGA內(nèi)部信號與實(shí)際電路聯(lián)合起來觀察系統(tǒng)真實(shí)運(yùn)行情
    的頭像 發(fā)表于 10-23 15:20 ?957次閱讀
    <b class='flag-5'>FPGA</b>測試面臨哪些挑戰(zhàn)?測試方案是什么?

    FPGA協(xié)處理的優(yōu)勢有哪些?如何去使用FPGA協(xié)處理?

    傳統(tǒng)的、基于通用DSP處理器并運(yùn)行由C語言開發(fā)的算法的高性能DSP平臺,正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠?yàn)楫a(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢。 盡
    的頭像 發(fā)表于 10-21 16:55 ?1787次閱讀
    <b class='flag-5'>FPGA</b>協(xié)<b class='flag-5'>處理</b>的優(yōu)勢有哪些?如何去使用<b class='flag-5'>FPGA</b>協(xié)<b class='flag-5'>處理</b>?

    信號處理板卡設(shè)計(jì)資料原理圖:613-基于6UVPX C6678+XCVU9P的信號處理板卡

    一、板卡概述 板卡基于6U VPX標(biāo)準(zhǔn)結(jié)構(gòu),北京太速科技板卡包含一個(gè)C6678 DSP芯片,一個(gè)XCVU9P 高性能FPGA,雙路HPC FMC。二、處理技術(shù)指標(biāo) ?DSP處理器采用
    發(fā)表于 10-16 11:12