0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在 Vitis 中調(diào)試 Zynq UltraScale 器件啟動鏡像

YCqV_FPGA_EETre ? 來源:XILINX產(chǎn)品應(yīng)用工程師 ? 作者:Stephen MacMahon ? 2021-06-01 15:35 ? 次閱讀

在本篇博文中,我們將探討如何在 Vitis 中調(diào)試 Zynq UltraScale 器件啟動鏡像。這些啟動鏡像包括 ARM 可信固件 (ATF) 和 U-boot。

本篇博文乃是系列博文中的一篇,此系列博文旨在探討如何在 Petalinux 鏡像中調(diào)試各種組件。

啟動鏡像調(diào)試是任何定制板啟動過程中不可或缺的一環(huán),希望本篇博文能夠幫助用戶完整完成定制板啟動鏡像的調(diào)試工作。即使您使用的是開發(fā)板,本篇博文也將能夠提供有關(guān)啟動鏡像在 Zynq UltraScale 器件上的工作方式方面的諸多實用見解。

啟動鏡像的生成途徑多種多樣。用戶可以使用 PetaLinux/Yocto,或者也可以從 GiT 源代碼手動構(gòu)建鏡像。本文將演示如何使用 PetaLinux 2020.1 來為 Zynq UltraScale 器件創(chuàng)建啟用調(diào)試功能的啟動鏡像。

PetaLinux 流程:

在此次演示中使用的是 ZCU104 板,但其中步驟應(yīng)適用于所有 Zynq UltraScale 器件。

在 images/Linux 文件夾中提供的 u-boot.elf 不具有在 Vitis 中進行調(diào)試所需的符號信息。因此,我們將使用 PetaLinux 內(nèi)的工作目錄下的 u-boot 二進制文件。

并且 PetaLinux 移除了其中間文件以節(jié)省磁盤空間,因此我們需要在 PetaLinux 工程中禁用此功能。

下列步驟演示了用戶如何獲取啟用調(diào)試功能的 ATF 和 U-boot:

petalinux-create -t project --template zynqMP -n linux_image

cd linux_image

注: 很遺憾,在 PetaLinux 存在 1 個已知問題,即無法將 debug=1 傳遞到此處的 makefile。用戶可以使用此處所述的變通方法來手動添加該值。

用戶還應(yīng)注意 TMP 目錄:

5be621aa-c28d-11eb-9e57-12bb97331649.png

退出“配置 (Config)”屏幕并單擊“Save”以保存。

如上所述,PetaLinux 提供的 u-boot 可執(zhí)行文件不具有調(diào)試所需的符號信息。用戶可以通過修改 build/conf 文件夾下的 local.conf 文件來阻止 PetaLinux 移除中間構(gòu)建文件。

創(chuàng)建任何構(gòu)建時都會創(chuàng)建 build 文件夾,因此我們可以執(zhí)行 petalinux-build,隨后使用 Ctrl + c 在創(chuàng)建此文件時停止操作。打開 local.conf 文件并注釋掉以下行:

5bf60048-c28d-11eb-9e57-12bb97331649.png

現(xiàn)在,只需構(gòu)建啟動鏡像并使用 PetaLinux 創(chuàng)建可啟動鏡像 (BOOT.BIN) 即可

petalinux-build -c bootloader

完成構(gòu)建后,將 u-boot 重命名為 u-boot.elf 并從 tmp 文件夾復(fù)制到 images/linux 文件夾中:

5c0b83f0-c28d-11eb-9e57-12bb97331649.png

下一步,使用 PetaLinux 創(chuàng)建可啟動鏡像 (BOOT.BIN)

cd images/linux

petalinux-package --boot --u-boot

作為完整性檢查,我們還可測試可執(zhí)行文件以確認(rèn)其中包含符號信息:

5c16008c-c28d-11eb-9e57-12bb97331649.png

在 Vitis 中執(zhí)行調(diào)試:

我發(fā)現(xiàn)調(diào)試啟動鏡像最簡單的方法是將啟動鏡像加載到 SD/QSPI 上,并在運行目標(biāo)上執(zhí)行調(diào)試。

啟動 Vitis 并關(guān)閉歡迎屏幕。

創(chuàng)建新的“調(diào)試配置 (Debug Configuration)”:

5c44eed8-c28d-11eb-9e57-12bb97331649.png

雙擊“單應(yīng)用調(diào)試 (Single Application Debug)”:

5c50b434-c28d-11eb-9e57-12bb97331649.png

將“調(diào)試類型 (Debug Type)”設(shè)置為“連接到運行目標(biāo) (Attach to Running Target)”:

5c8416da-c28d-11eb-9e57-12bb97331649.png

注: 由于我當(dāng)前使用遠程連接,因此還需一并設(shè)置遠程連接。

選擇“應(yīng)用并調(diào)試 (Apply and Debug)”。這樣即可打開調(diào)試透視圖。

您可以看到其中 Cortex A53 正在運行(我們的啟動鏡像)。

5cb3560c-c28d-11eb-9e57-12bb97331649.png

重定位前的調(diào)試:

展開賽靈思軟件命令行工具 (XSCT) 窗口。

我們要在其中將符號文件傳遞給 Cortex A53 #0 以供 ATF 和 U-Boot 使用。

在 XSCT 中使用 memmap 命令設(shè)置符號文件:

5ce627e4-c28d-11eb-9e57-12bb97331649.png

然后即可在 ATF 和 U-Boot 中添加中斷點。

我將 ATF 中的中斷點設(shè)置在 bl31_main,將 U-boot 中的中斷點設(shè)置在 board_init_f:

5d2a56bc-c28d-11eb-9e57-12bb97331649.png

如果將板掉電并重新上電,則會在 ATF 中看到中斷點被命中。

5d4b3922-c28d-11eb-9e57-12bb97331649.png

隨后,用戶可以執(zhí)行恢復(fù) (resume)、單步進入 (step into)、單步跳過 (step over) 等:

5d5c3484-c28d-11eb-9e57-12bb97331649.png

用戶可以單步執(zhí)行此處代碼。例如,用戶可以使用其中的 setup_reloc 功能來查找 uboot 重定位地址(或者使用 bdinfo)。

重定位地址因用戶而異,我這里的重定位地址為 0x77DE5000。

重定位后的調(diào)試:

uboot 代碼將對自身進行重定位,由于我們已映射符號文件存儲器,因此,該重定位地址是錯誤的。

由此導(dǎo)致我們需要傳遞重定位地址以便調(diào)試器能夠?qū)Υ诉M行補償:

5d7ef4ba-c28d-11eb-9e57-12bb97331649.png

讓我們使用 board_init_r 功能。

這是重定位后處理功能:

5d8e8664-c28d-11eb-9e57-12bb97331649.png

重定位后,board_init_r 地址將變?yōu)?0x77DE5000 + 0x801A880 = 0x7FDFF880。

如果我在 board_init_r 處添加中斷點,即可看到實際地址符合預(yù)期:

5d9ced58-c28d-11eb-9e57-12bb97331649.png

如果此時掉電并重新上電,則將命中 ATF 中的中斷點,并且此時還會命中重定位后的 U-boot。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Linux
    +關(guān)注

    關(guān)注

    87

    文章

    11212

    瀏覽量

    208721
  • u-boot
    +關(guān)注

    關(guān)注

    0

    文章

    120

    瀏覽量

    38184
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    145

    瀏覽量

    7381

原文標(biāo)題:PetaLinux 鏡像調(diào)試系列-在 Vitis 中調(diào)試 ARM 可信固件和 U-boot

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    何在Altium Designer快速定位器件

    想知道如何在Altium Designer快速定位器件嘛?
    的頭像 發(fā)表于 10-12 09:28 ?1371次閱讀
    如<b class='flag-5'>何在</b>Altium Designer<b class='flag-5'>中</b>快速定位<b class='flag-5'>器件</b>

    為Xilinx? Zynq?UltraScale?系列多處理器的VCCINT_VCU軌供電

    電子發(fā)燒友網(wǎng)站提供《為Xilinx? Zynq?UltraScale?系列多處理器的VCCINT_VCU軌供電.pdf》資料免費下載
    發(fā)表于 09-25 10:54 ?0次下載
    為Xilinx? <b class='flag-5'>Zynq</b>?<b class='flag-5'>UltraScale</b>?系列多處理器<b class='flag-5'>中</b>的VCCINT_VCU軌供電

    使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電

    電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費下載
    發(fā)表于 09-21 11:11 ?0次下載
    使用TPS65086x PMIC為Xilinx <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b> MPSoC供電

    正點原子ZYNQ7015開發(fā)板!ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2,性能強悍,資料豐富!

    提供了豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis裸機開發(fā)、Linux系統(tǒng)開發(fā)和PCle開發(fā)! 一、重磅新品!正點原子FPGA新品ZYNQ7015開發(fā)板&核心板 二
    發(fā)表于 09-14 10:12

    何在 TIDK 器件和客戶產(chǎn)品 HS 器件完成安全流程

    電子發(fā)燒友網(wǎng)站提供《如何在 TIDK 器件和客戶產(chǎn)品 HS 器件完成安全流程.pdf》資料免費下載
    發(fā)表于 09-13 11:08 ?0次下載
    如<b class='flag-5'>何在</b> TIDK <b class='flag-5'>器件</b>和客戶產(chǎn)品 HS <b class='flag-5'>器件</b><b class='flag-5'>中</b>完成安全流程

    何在反激式拓?fù)?b class='flag-5'>中實現(xiàn)軟啟動

    電子發(fā)燒友網(wǎng)站提供《如何在反激式拓?fù)?b class='flag-5'>中實現(xiàn)軟啟動.pdf》資料免費下載
    發(fā)表于 09-04 11:09 ?0次下載
    如<b class='flag-5'>何在</b>反激式拓?fù)?b class='flag-5'>中</b>實現(xiàn)軟<b class='flag-5'>啟動</b>

    [XILINX] 正點原子ZYNQ7035/7045/7100開發(fā)板發(fā)布、ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2!

    豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis裸機開發(fā)、Linux系統(tǒng)開發(fā)和PCIe開發(fā)等教學(xué)領(lǐng)域,助力開發(fā)者輕松上手! 一、重磅新品!正點原子FPGA新品ZYNQ7035/7045/7100
    發(fā)表于 09-02 17:18

    一個更適合工程師和研究僧的FPGA提升課程

    Suite 1 設(shè)計 FPGA; 嵌入式設(shè)計課程 02 ● 設(shè)計 Zynq UltraScale+ RFSoC; ● 面向軟件開發(fā)者的Zynq UltraScale
    發(fā)表于 06-05 10:09

    AMD Vitis?設(shè)計工具的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計工具是 Vitis 設(shè)計工具變化較大的一個版本,設(shè)計流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?497次閱讀
    AMD <b class='flag-5'>Vitis</b>?設(shè)計工具<b class='flag-5'>中</b>的Libraries新功能介紹

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    上一章聊了一下vitis2023.2怎樣使用classic Vitis IDE,這章我們來說一說基于classic Vitis IDE的工程怎么樣更新到新版本的Vitis Unifie
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已經(jīng)更新到2023.2了,新版本相較于舊版本更新了嵌入式平臺,新版平臺增加了Versal? AI 引擎 DSP 設(shè)計的增強功能,全新的獨立 Vitis 嵌入式軟件,最新 Vitis 統(tǒng)一
    發(fā)表于 03-24 16:15

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已經(jīng)擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPGA 系列的推出使其不斷現(xiàn)代化。
    發(fā)表于 03-18 10:40 ?332次閱讀
    AMD推出全新Spartan <b class='flag-5'>UltraScale</b>+ FPGA系列

    通過JTAG啟動Linux的方法和腳本

    在 AMD SoC 器件(AMD Zynq 7000 SoC,AMD Zynq UltraScale+ MPSoC,AMD Versal Adaptive SoC),常見的
    的頭像 發(fā)表于 12-22 10:27 ?1354次閱讀
    通過JTAG<b class='flag-5'>啟動</b>Linux的方法和腳本

    Vitis 統(tǒng)一軟件平臺文檔

    AMD Vitis 軟件平臺是一款開發(fā)環(huán)境,主要用于開發(fā)包括 FPGA 架構(gòu)、Arm 處理器子系統(tǒng)和 AI 引擎在內(nèi)的設(shè)計。Vitis 工具與 AMD Vivado ML 設(shè)計套件相結(jié)合,可為
    的頭像 發(fā)表于 12-20 10:00 ?482次閱讀
    <b class='flag-5'>Vitis</b> 統(tǒng)一軟件平臺文檔

    使用 PCIE 更新 AMD ZYNQ? 的 QSPI Flash 參考設(shè)計

    的 QSPI 控制器,用來更新 Flash 的啟動分區(qū)。 軟件方面,移植了 Embedded SW 的相關(guān)驅(qū)動代碼至 xdma 平臺,并提供了一個簡單的上位機測試程序,用來燒寫啟動鏡像至 Flash 分區(qū)
    發(fā)表于 11-30 18:49