AD9361官方FPGA工程編譯過程

ADI是業(yè)界卓越的半導(dǎo)體公司，在模擬信號(hào)、混合信號(hào)和數(shù)字信號(hào)處理的設(shè)計(jì)與制造領(lǐng)域都發(fā)揮著十分重要的作用。到目前為止，推出了多款芯片，涉及的領(lǐng)域十分廣闊。針對(duì)推出的芯片，都有配套的開發(fā)板與其芯片子模塊進(jìn)行配套使用，所以配套資源包含該芯片的FPGA邏輯代碼，都上傳到github上，所有的代碼都是免費(fèi)公開的。

2 工程建立

2.1 自我環(huán)境檢查

首先檢查自己的Vivado或者Quartus的版本號(hào)，選擇對(duì)應(yīng)的ADI官方提供的免費(fèi)HDL與no-OS庫。HDL庫存放的是對(duì)應(yīng)芯片的FPGA驅(qū)動(dòng)程序，no-OS存放的是芯片SDK下的C程序。

2.2 克隆對(duì)應(yīng)代碼

利用git軟件克隆hdl與no-OS庫，以便后續(xù)使用。

git clone https://github.com/analogdevicesinc/no-OS.git

git clone https://github.com/analogdevicesinc/hdl.git

2.3 安裝編譯工具

在Windows電腦上安裝Cygwin軟件，詳細(xì)的安裝教程網(wǎng)上很多，不在贅述。也可以用Vivado或者Quartus自帶的編譯器進(jìn)行編譯，用戶可自己嘗試。

Cygwin是一個(gè)在windows平臺(tái)上運(yùn)行的類UNIX模擬環(huán)境，是cygnus solutions公司開發(fā)的自由軟件（該公司開發(fā)的著名工具還有eCos，不過現(xiàn)已被Redhat收購）。它對(duì)于學(xué)習(xí)UNIX/Linux操作環(huán)境，或者從UNIX到Windows的應(yīng)用程序移植，或者進(jìn)行某些特殊的開發(fā)工作，尤其是使用GNU工具集在Windows上進(jìn)行嵌入式系統(tǒng)開發(fā)，非常有用。隨著嵌入式系統(tǒng)開發(fā)在國(guó)內(nèi)日漸流行，越來越多的開發(fā)者對(duì)Cygwin產(chǎn)生了興趣。

2.4 編譯tcl工程

首先找到自己Vivado或者Quartus安裝的具體目錄，打開Cygwin，輸入下面的指令并執(zhí)行（根據(jù)自己的目錄輸入）。

export PATH=$PATH:/cygdrive/C/Xilinx/Vivado/2018.2/bin

找到上述下載的hdl庫目錄，先對(duì)library進(jìn)行編譯，如果不確定接下來工程需要哪些庫，對(duì)全部庫文件編譯即可。

make -C C:/gitadi/analogdevicesinc/hdl/hdl-hdl_2018_r2/library all

接下來對(duì)想要編譯的工程進(jìn)行編譯，由于fmcomms5包含兩片AD9361，正式我所需要的參考工程，在選擇對(duì)應(yīng)的開發(fā)板zc706即可（不要對(duì)所有的工程進(jìn)行編譯，工程量太大）。

make -C C:/gitadi/analogdevicesinc/hdl/hdl-hdl_2018_r2/projects/fmcomms5/zc706

編譯完成后，打開對(duì)應(yīng)的工程，可以看到詳細(xì)的工程設(shè)計(jì)，用戶可以根據(jù)自己的需求進(jìn)行修改。

2.5 詳細(xì)的參考文章

上述講解只針對(duì)Windows環(huán)境下Vivado相關(guān)工程的編譯，如果用戶有Linux系統(tǒng)或者使用Quartus軟件需求等等，更為詳細(xì)的編譯說明參考鏈接如下：https://wiki.analog.com/resources/fpga/docs/build

3 no-OS庫的編譯

上述工程編譯完成后，導(dǎo)出bit文件到SDK，并將no-OS庫下對(duì)應(yīng)工程的c文件拷貝到SDK工程之下，重新編譯即可得到整個(gè)完整工程（HDL工程與ARM工程）。接下來用戶就可以對(duì)整個(gè)工程進(jìn)行測(cè)試修改，轉(zhuǎn)化為自己的程序。

如果對(duì)SDK下c文件工程的建立與編譯仍然不清楚，可以參考以下官方鏈接：https://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz/software/baremetal

需要注意的一點(diǎn)就是，官方給的工程量比較大，需要將堆棧設(shè)置到合理的值，否則編譯會(huì)出現(xiàn)錯(cuò)誤。

原文標(biāo)題：AD9361官方FPGA工程編譯

文章出處：【微信公眾號(hào)：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq