0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于TMS320VC5410處理器實現(xiàn)會議電話功能的設計

電子設計 ? 來源:電子設計應用 ? 作者:楊鎮(zhèn)西;丁有志;康 ? 2021-06-15 14:49 ? 次閱讀

作者:楊鎮(zhèn)西;丁有志;康東明

引言

會議電話是電信數(shù)字交換系統(tǒng)的一項重要業(yè)務,該業(yè)務可以實現(xiàn)多個用戶之間同時通話。以往會議電話大都采用專用芯片來實現(xiàn),隨著DSP技術的進步,采用通用DSP實現(xiàn)會議電話由于具有容量大,成本低,升級靈活等優(yōu)點,逐漸成為首選方案。

TI公司低功耗高性能的DSP TMS320VC5410具有3條獨立的數(shù)據(jù)總線和1條程序總線,提供高度并行性,其多通道緩沖串口McBSP(Multichannel Buffered Serial Port)可以很容易地接口數(shù)字交換系統(tǒng)中常用的ST-BUS鏈路,DMA控制器可以最大限度地減少DSP內部CPU的占用時間,片上RAM可以方便地提供程序運行空間和McBSP的收發(fā)數(shù)據(jù)緩沖區(qū),因此本文中采用該DSP實現(xiàn)會議電話功能。

算法設計實現(xiàn)

會議電話的實現(xiàn)可以采用最大值輸出法。這種方法是將同一幀內到達的通話各方的話音幅度進行比較,一般是講話人的幅度最大,找出幅度最大的話音和幅度第二大的話音后將幅度第二大的話音送給講話人,而將幅度最大的話音送給其他用戶。

圖1 最大值輸出法會議電話示意圖

圖1是最大值輸出法會議電話的示意圖。圖中是以四方會議為例,A、B、C、D四方的第M幀PCM編碼送入TMS320VC5410后在第M+1幀期間進行比較,假定判斷出A的話音幅度最大,B 的話音幅度第二大,于是在第M+2幀B的話音送給用戶A,A的話音送給B、C、D三方用戶,A用戶聽到的是B用戶的聲音,其他用戶聽到的是A用戶的聲音。

圖2 會議電話的DSP數(shù)據(jù)處理流程圖

首先DSP同時啟動McBSP的收發(fā)端口,當McBSP的接收端口收到ST-BUS鏈路送來的第M幀對應于某一用戶時隙的8 bit A律(或m律,下面以我國的A律編碼為例)PCM話音數(shù)據(jù)后,先將其轉成13 bit線性碼,然后在線性碼的右端補上3 bit的0送給接收寄存器DRR1,這是因為TMS320VC5410 是16位的,只能對片上RAM按16 bit訪問,為提高算法效率,設計中使用了線性碼進行話音幅度比較。線性碼轉換完成后McBSP通知分配給它的接收DMA控制器,此時,DRR1的數(shù)據(jù)已就緒,接收DMA控制器立即將此16 bit數(shù)據(jù)按照其對應的地址寫入接收緩沖區(qū)中。我們在DSP的片上RAM中給McBSP的接收和發(fā)送端口各分配了2幀的數(shù)據(jù)緩沖區(qū)。為方便軟件處理,配置DMA時,在分配給它的數(shù)據(jù)緩沖區(qū)達到半滿和全滿時,向DSP內的CPU發(fā)送中斷,因此DMA接收完第M幀話音數(shù)據(jù)后向CPU發(fā)送中斷。

當CPU收到DMA中斷時,表明DMA已經(jīng)接收到了第M幀全部時隙的數(shù)據(jù),CPU在第M+1幀的期間依據(jù)每一個會議電話中與會用戶所對應的時隙號,對存于接收數(shù)據(jù)緩沖區(qū)的用戶的第M幀話音數(shù)據(jù)取絕對值后進行幅度大小比較,找到最大的話音和第二大的話音,分別將它們寫入第M+2幀與會用戶對應的發(fā)送數(shù)據(jù)緩沖區(qū)的地址內。

在第M+2幀時發(fā)送DMA控制器從它的數(shù)據(jù)緩沖區(qū)內依次讀出相應的數(shù)據(jù)送給McBSP的發(fā)送端口,發(fā)送端口首先將此線性碼語音數(shù)據(jù)轉成A律語音數(shù)據(jù),然后完成PCM話音數(shù)據(jù)發(fā)送。

DSP配置

TMS320VC5410有3個McBSP和6個DMA,可以全部用于會議電話的實現(xiàn)??梢詫MA0“2依次分給McBSP0”2的接收端口,DMA3“5依次分給McBSP0”2的發(fā)送端口。

片上RAM分配

TMS320VC5410具有8K字16-bit 片上雙訪問RAM (DARAM) 和56K字16-bit片上單訪問RAM (SARAM)。DARAM由4塊組成,每塊大小為2K字。每塊可以在同一個時鐘周期內讀兩次或者讀寫各一次,因此適合用于DSP與Host之間的消息緩沖區(qū),故將數(shù)據(jù)空間的0080h-1FFFh映射為DARAM。SARAM由7塊組成,每塊大小為8K字。SARAM可以在同一個時鐘周期內讀一塊,寫另一塊,因此適合用于運行程序區(qū)和數(shù)據(jù)區(qū),程序空間的2000h?FFFh映射為SARAM,數(shù)據(jù)空間的8000h蠪FFFh映射為SARAM。對于片上RAM的分配見圖3,具體分配如下所示:

圖3 片上RAM分配示意圖

1.0x0080“0x1FFF,DSP與Host的消息緩沖區(qū)。

2.0x2000”0x4FFF,DSP程序區(qū),包括目標文件的.text和.cinit段。其中0x2000“0x2080為DSP的中斷向量表。

3.0x5000”0x7FFF,DSP數(shù)據(jù)區(qū),包括DSP文件的.bss 和 .stack段。

4.0x8000“0x803F,DMA0緩沖區(qū),用于McBSP0的接收。

5.0x8040”0x807F,DMA1 緩沖區(qū),用于McBSP1的接收。

6.0x8080“0x80BF,DMA2 緩沖區(qū),用于McBSP2的接收。

7.0x80C0”0x80FF,DMA3 緩沖區(qū),用于McBSP0的發(fā)送。

8.0x8100“0x813F,DMA4 緩沖區(qū),用于McBSP1的發(fā)送。

9.0x8140”0x817F,DMA5 緩沖區(qū),用于McBSP2的發(fā)送。

McBSP的配置

McBSP支持2M和8M ST-BUS鏈路,這里我們以4.096M輸入時鐘的2.048M ST-BUS鏈路為例,見圖4 ST-BUS鏈路示意圖。McBSP的配置主要涉及以下四個寄存器

圖4 ST-BUS鏈路示意圖

1.引腳控制寄存器(PCR)

CLK(R/X)M = 1, 由內部采樣率發(fā)生器產(chǎn)生內部收發(fā)時鐘CLK(R/X);FS(R/X)P = 1,幀同步低有效。

2.接收/發(fā)送控制寄存器(RCR/XCR)

(RX)PHASE = 0,單相位幀;(R/X)FRLEN1 = 11111,每幀32 字;(R/X)WDLEN1 = 0,字寬度8-bit;(R/X)COMPAND = 11,接收/發(fā)送數(shù)據(jù)使用A律壓擴;(R/X)DATDLY = 0,無數(shù)據(jù)延遲。

3.采樣率發(fā)生寄存器(SRGR)

CLKGDV = 1,接收/發(fā)送時鐘CLK(R/X)的頻率是CLKS的1/2;

GSYNC = 1,外部接收幀同步FSR同步CLKG;CLKSP = 1,CLKS的

下降沿產(chǎn)生采樣率發(fā)生器的CLKG,進而產(chǎn)生CLK(R/X);CLKSM = 1,外部時鐘CLKS驅動采樣率發(fā)生器。

4.多通道控制寄存器(MCR1,2)

RMCM = 0,接收全部時隙使能。XMCM=00,發(fā)送全部時隙使能。

DMA的配置

DMA0“2依次分配給McBSP0”2的接收,DMA3“5依次分配給McBSP0”2的發(fā)送。具體配置如下描述:

1.DMA源地址寄存器(DMSRC)

接收DMA的DMSRC存放其對應的McBSP的DRR的地址;

發(fā)送DMA的DMSRC存放其對應的數(shù)據(jù)緩沖區(qū)的首地址。

2.DMA目的地址寄存器(DMDST)

接收DMA的DMDST存放其對應的數(shù)據(jù)緩沖區(qū)的首地址;

發(fā)送DMA的DMDST存放其對應的McBSP的DXR的地址。

3.DMA通道單元計數(shù)寄存器(DMCTR)

DMCTR的值設置了DMA數(shù)據(jù)緩沖區(qū)的大小,取為0x40,即兩數(shù)據(jù)幀所包含的用戶時隙數(shù)。

4.DMA 同步事件和幀計數(shù)寄存器(DMSFC)

DSYN[3:0]=0001,同步事件為McBSP0的接收事件REVT0;

DBLW = 0,單字模式,每一項是16 bit。

5.DMA傳輸模式控制寄存器(DMMCR)

AUTOINIT = 0,禁止自動初始化;DMA0的DINM = 1,IMOD = 1,DMA的緩沖區(qū)半滿和全滿時產(chǎn)生中斷;

DMA 1“5的DIMM=0,IMOD = X,不產(chǎn)生DMA中斷;

CTMOD = 1,DMA工作于ABU模式;

DMA0”2的SIND=000,接收DMA取為源地址不變;

DMA3“5的SIND=001,發(fā)送DMA取為源地址遞增;

DMS = 01,DMA源地址空間為數(shù)據(jù)空間;

DMA0”2的DIND=000,接收DMA取為目的地址遞增;

DMA3“5的DIND=001,發(fā)送DMA取為目的地址不變;

DMD = 01,DMA目的地址空間為數(shù)據(jù)空間。

性能計算

會議電話要求在每一幀所產(chǎn)生的DMA中斷服務程序中必須完成對所有會議的與會用戶的話音處理。我們以運算速度100MIPS的TMS320VC5410為例,該DSP一個指令周期的時間為10ns,因此在ST-BUS一幀125ms內可處理的指令數(shù)為125ms /10ns=12500條。由于所有用戶均參加同一個會議并且話音幅度按照時隙數(shù)遞增時DSP的運算處理量最大,因此我們按照上述條件來計算處理能力。假設一個會議發(fā)起時,可同時參加的用戶數(shù)為x,則有如下不等式:

26x+254≤12500

其中254為中斷服務程序的公共指令周期數(shù),26為每個用戶對應的指令周期數(shù)。

由上式推算出x≤471,而三條McBSP鏈路可同時處理3×32=96個用戶(2M ST-BUS鏈路)或者3×128=384個用戶(8M ST-BUS鏈路),所以會議電話的最大用戶數(shù)最終由McBSP決定,即采用2M ST-BUS鏈路時支持96個用戶,采用8M ST-BUS鏈路時支持384個用戶。

使用匯編語言代碼效率高,程序執(zhí)行速度快。上述算法DMA中斷服務程序是采用匯編語言來實現(xiàn)的,實踐證明該算法是高效的。

結語

本文介紹的基于TMS320VC5410的會議電話解決方案已成功地應用于CDMA系統(tǒng)MSC中,

網(wǎng)上實際運行充分驗證了該方案具有大容量和高性能價格比的特點。

責任編輯:gt

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    18927

    瀏覽量

    227225
  • dsp
    dsp
    +關注

    關注

    551

    文章

    7824

    瀏覽量

    346828
  • 芯片
    +關注

    關注

    450

    文章

    49636

    瀏覽量

    417151
收藏 人收藏

    評論

    相關推薦

    TMS320VC549到TMS320VC5410的移植

    本應用指南介紹了與TMS320VC549向TMS320VC5410移植有關的感興趣的問題。
    發(fā)表于 09-23 17:22

    TMS320VC5402處理器上怎么移植μC/OS-II操作系統(tǒng)?

    TMS320VC5402處理器片內共有8條總線以及CPU、片內存儲和片外電路等硬件。該處理器具有低功耗、速度快,高度并行化等特點。
    發(fā)表于 10-29 06:41

    TMS320C6678處理器的性能怎么樣?

    TMS320C6678處理器的性能怎么樣?怎么探討TMS320C6678處理器的VLFFT演示?
    發(fā)表于 04-19 10:53

    求一種基于TMS320VC5410會議電話解決方案

    求一種基于TMS320VC5410會議電話解決方案
    發(fā)表于 05-28 07:23

    TMS320VC5410 pdf datasheet

    The TMS320VC5410 fixed-point, digital signal processor (DSP) (hereafter referred to as the 5410
    發(fā)表于 08-07 22:49 ?32次下載

    TMS320VC5410的McBSP串行接口技術與程序設計

    介紹TMS320VC5410 的多功能串行接口(McBSP),并結合McBSP 與高精度、高速率串行數(shù)模轉換MAX541 之間的串行通信, 從硬件和軟件兩個方面具體討論McBSP 的設計方法。
    發(fā)表于 05-13 15:57 ?33次下載

    TMS320VC5410-100,pdf(Fixed-Point DSP)

    The TMS320VC5410 fixed-point, digital signal processor (DSP) (hereafter referred to as the 5410
    發(fā)表于 12-12 22:12 ?37次下載

    TMS320VC5410 DSP Silicon Errat

    for the TMS320VC5410 silicon. The advisories are applicable t • TMS320VC5410 (144-pin LQFP, PGE suffix) • TM
    發(fā)表于 12-12 22:14 ?25次下載

    基于TMS320VC5410的實時信號處理系統(tǒng)的設計

    結合為搭建IP電話原型機而研制的DSP板卡,對TMS320VC5410的接口設計及bootloader設計方法進行了研究,從系統(tǒng)的角度探討了如何進行DSP周邊接口設計,進而開發(fā)了一個高速DSP實時信號
    發(fā)表于 05-05 20:53 ?886次閱讀
    基于<b class='flag-5'>TMS320VC5410</b>的實時信號<b class='flag-5'>處理</b>系統(tǒng)的設計

    TMS320VC5410的BOOT設計與實現(xiàn)?

    【摘 要】 闡述了TMS320VC5410芯片的2K程序空間的并行I/O串口的BOOT引導方法。    關鍵詞:TMS320VC5410,BOOT,數(shù)字信號處理
    發(fā)表于 05-14 20:54 ?951次閱讀
    <b class='flag-5'>TMS320VC5410</b>的BOOT設計與<b class='flag-5'>實現(xiàn)</b>?

    基于TMS320VC5410和SLE5542型IC卡的DES

    為了滿足信息安全和加密型數(shù)據(jù)采集系統(tǒng)的密鑰的有效存儲,設計基于 TMS320VC5410系列DSP和SLE5542型IC卡的DES加密系
    發(fā)表于 12-13 09:45 ?2134次閱讀

    TMS320VC5410芯片電源及復位電路設計

    首先介紹了 TMS320VC5410 芯片的工作電源的設計方法,其次對芯片的復位電路提出了幾種設計方法,最后結合選用DSP電源芯片對復位電路進行了綜合設計。
    發(fā)表于 08-05 10:09 ?76次下載
    <b class='flag-5'>TMS320VC5410</b>芯片電源及復位電路設計

    TMS320VC5410_Fixed-Point_Digital_Signal_Processor

    tms320vc5410數(shù)據(jù)手冊,有需要的朋友下來看看。
    發(fā)表于 01-15 17:41 ?7次下載

    TMS320VC5410A 數(shù)字信號處理器

    電子發(fā)燒友網(wǎng)為你提供TI(ti)TMS320VC5410A相關產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有TMS320VC5410A的引腳圖、接線圖、封裝手冊、中文資料、英文資料,TMS320VC5410A真值表,
    發(fā)表于 10-09 10:57
    <b class='flag-5'>TMS320VC5410</b>A 數(shù)字信號<b class='flag-5'>處理器</b>

    TMS320VC5410A定點數(shù)字信號處理器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《TMS320VC5410A定點數(shù)字信號處理器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-03 11:06 ?0次下載
    <b class='flag-5'>TMS320VC5410</b>A定點數(shù)字信號<b class='flag-5'>處理器</b>數(shù)據(jù)表